JPH03132042A - 縦型ｍｏｓｆｅｔの製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （イ）産業上の利用分野 本発明は、低Ｃ１５ｓ　（入力界１ｉ）と低ＲＩ、５（
ｏｎ）（オン抵抗）とを同時的に行え且つ工程の簡素化
を図れる縦型ＭＯＳＦＥＴの製造方法に関する。

（ロ）従来の技術 縦型ＭＯ５ＦＥＴには、Ｃ１５ｓ　（入力室量）と低Ｒ
ｏｓ（ｏｎ）（オン抵抗）を低減したいという要求があ
る、そこでこれらの要望を夫々に満足させた構造として
特開昭６３−２１８７６号公報に記載されているものが
提案されている。

即ち第２図に示す如く、Ｎ”Ｎ型Ｓｉ基体（１）をドレ
インとし、このＮ基体（１）表面の一部にＰ型頭域（２
）を形成し、このＰ型頭域（２）表面の一部にＮ０型領
域（３）を設けてドレインとし、ソース・ドレイン間の
Ｐ型頭域（２）表面をチャンネル部としてこの上にゲー
ト絶縁膜（Ｓｉｎ、）を介して多結晶Ｓｉから成るゲー
ト電極（４）を設け、Ｐ型頭域（２）とＮ＋型領領域３
）の両方にコンタクトするソース電極（５）を設けた構
造のパワーＭＯＳＦＥＴにおいて、チャンネル部分以外
のゲート電極は厚い酸化膜（６）上を延在させることに
より入力存置を低減し、Ｎ型基体（１）表面のドレイン
電流路となる部分にＮ型層（７）を形成することにより
基体（１）の抵抗分を減じてオン抵抗を低減したもので
ある。

（八）発明が解決しようとする課題 しかしながら、従来の技術は厚い酸化膜（６）を設ける
手段と、Ｎ型領域（７）を設ける手段とで夫々別個に工
程を付加する必要がある。そのため工数が増大し工程が
煩雑となる欠点があった。

（ニ）課題を解決するための手段 本発明は上記従来の欠点に鑑みて成され、耐酸化膜（１
９）をパターニングする工程と、耐酸化膜（１９）と同
一マスクでＮ型不純物を導入してＮ型拡散領域（２０）
を形成する工程と、耐酸化膜（１９〉をマスクとして選
択酸化を行いフィールド酸化膜（２１）を形成する工程
とを具備することにより、工程を簡素化した縦型ＭＯＳ
　Ｆ　ＥＴの製造方法を提供するものである。

（ネ）作用 本発明によれば、フィールド酸化膜（２１）形成用にパ
ターニングした耐酸化膜（１９）の開孔（１８）を、Ｎ
型拡散領域（２０）の形成用マスクとして利用できるの
で、ホトレジスト工程を共用でき、工程を簡素化できる
。

（へ）実施例 以下に本発明の最も好ましい一実施例を図面を参照しな
がら詳細に説明する。

第１図は本発明の製造工程を工程順に表す断面図である
。先ず第１図Ａに示すように、裏面側にＮＩ型層（１１
）を有するＮ型シリコン半導体基板（１２）の表面に、
選択拡散法を利用してＰ＋型拡散領域（１３）（１４）
を形成する。　（１５）はＰ＋型拡散領域（１３）（１
４）を拡散した際の熱酸化膜である。

次いで第１図Ｂに示すように、前記熱酸化膜（１５）を
選択的にエツチングしてチップ周囲部分を除く素子形成
予定領域の表面を露出し、 第１図Ｃに示すように、シリコン基板（１２）表面を熱
酸化して膜厚１０００人程度０薄い酸化膜（１６）を形
成する。

次いで第１図りに示すように、プラズマＣＶＤ法により
膜厚２０００〜３０００人のシリコン窒化膜（ＳｉＮ）
を堆積し、ホトレジスト層（１７）をマスクとして例え
ばＣＦ、＋０．雰囲気中のプラズマエツチングで前記シ
リコン窒化膜をパターニングすることにより、開孔（１
８）と耐酸化膜（１９）を形成する。

次いで第１ＩｙＪＥに示すように、上記耐酸化膜（１９
）形成用のホトレジスト層（１７）を再びマスクとして
、開孔（１８〉部分の基板（１２）表面にリン（Ｐ）を
イオン注入する。パターニングした耐酸化膜（１９）を
マスクとしても良いが、耐酸化膜（１９）に求められる
膜厚はさほど厚くなく、薄く設定したシリコン窒化膜で
はイオン注入のマスク効果が薄れるので、ホトレジスト
層（１７）を利用した方が好ましい。このイオン注入で
、基板（１２）の表面にＮ型拡散領域（２０）を形成す
る。

次いで第１図Ｆに示すように、ホトレジスト層（１７）
を除去した後、１１００℃、数時間の熱処理により耐酸
化膜（１９）をマスクとして基板（１２）表面を選択酸
化し、基板（１２）表面に厚いフィールド酸化膜（２１
）を形成する。先の工程でイオン注入されたＮ型不純物
は、選択酸化の熱処理で拡散され、フィールド酸化膜（
２１）の底部にＮ型拡散領域（２０）が形成される。

次いで第１図Ｇに示すように、耐酸化膜（２１〉を除去
し、さらに基板（１２）表面全体をライトエッチするこ
とにより基板（１２）のシリコン表面を露出し、 次いで第１図Ｈに示すように、基板（１２）表面を再度
熱酸化して清浄なゲート酸化膜（２２）を形成する。第
１図Ｃの工程で形成した薄い酸化膜（１６）をそのまま
ゲート絶縁膜材料として用いても良いが、清浄度を考慮
すると付は直した方がペターである。その後、プラズマ
ＣＶＤ法等によりポリシリコン層を堆積し、これをパタ
ーニングしてゲート電極（２３）を形成する。

次いで第１図Ｉに示すように、ゲート電極（２２）をマ
スクとして、ボロン（Ｂ）等のＰ型不純物をイオン注入
し、これを拡散してＰ型拡散領域（２４）を形成する。

次いで第１図Ｊに示すように、ホトレジスト層（２５）
を形成しゲート電極（２３）をマスクの一部として用い
ながら、Ｐ型拡散領域（２４）表面にリン（Ｐ）をイオ
ン注入することによりＮ＋型ソース領域（２６）を形成
する。ソース領域（２６）と基板（１２）とで挾まれた
Ｐ型拡散領域（２４）の表面がチヘ・ンネルとなる。

そして第１図Ｋに示すように、ゲート電極（２３）を覆
うＣＶＤ酸化膜（２７）を形成し、最後にソース領域（
２６〉とＰ型拡散領域（２４）の両方にコンタクトする
ソース電極（２６）を形成する。

上記本発明の製造方法によれば、第１図り乃至第１図Ｆ
の工程において、Ｎ＋型拡散領域（２０）を形成するた
めの選択マスクと、フィールド酸化膜（２１）を形成す
るための選択マスクとを共用できるので、ホトレジスト
工程を１回減らし、工程を簡素化できる。厚いフィール
ド酸化［（２１）は、ゲート電極（２３）と基板（１２
）表面との距離を増大させるので、ゲート・ドレイン間
の寄生容量を減らし、入力容量Ｃ１５ｓを低減できる　
Ｎ　＋型層（２１）は、ドレイン電流路に低抵抗層が設
けられることから、オン抵抗Ｒｐｓ（ｏｎ）を低減でき
る。また、フィールド酸化膜（２１）の端部はバーズビ
ークが形成されるので、従来のエツチング除去したもの
よりは段差をなめらかにすることができ、ゲート電極（
２３）の断線防止にも寄与する。

（ト）発明の効果 以上に説明した通り、本発明によれば、Ｎ１型拡散領域
（２０）により低Ｒｐｓ（ｏｎ）化が図れ、フィールド
酸化膜（２１）により低Ｃ１５ｓ化が図れ、且つそれら
を同一選択マスクで形成できるので、製造工程を簡略化
できる利点をも有する。

【図面の簡単な説明】 第１図Ａ乃至第１図には夫々本発明を説明するための断
面図、第２図は従来例を説明するための断面図である。

Claims (2)

【特許請求の範囲】
1. （１）一導電型半導体基板の表面に薄いシリコン酸化膜
   を形成する工程、 前記薄い酸化膜の表面に耐酸化膜を形成し、これをパタ
   ーニングして開孔部を形成する工程、前記開孔部を通し
   て一導電型の不純物を選択的に導入する工程、 前記耐酸化膜をマスクとして選択酸化を行い、前記開孔
   部の基板表面に厚いフィールド酸化膜を形成する工程、 前記基板上に多結晶シリコン層を形成し、これをパター
   ニングすることにより、前記フィールド酸化膜の表面を
   覆い且つ前記フィールド酸化膜と前記基板との境界近傍
   において前記基板表面にゲート絶縁膜を挾んで延在する
   ゲート電極を形成する工程、 前記半導体基板の表面から逆導電型の不純物を導入する
   ことにより、逆導電型の拡散領域を形成する工程、 前記逆導電型の拡散領域の表面に一導電型の不純物を選
   択的に導入することにより、一導電型のソース領域を形
   成する工程、 前記逆導電型の拡散領域と前記ソース領域との両方にオ
   ーミック接触するソース電極を形成する工程とを具備す
   ることを特徴とする縦型ＭＯＳＦＥＴの製造方法。
2. （２）前記耐酸化膜がシリコン窒化膜であることを特徴
   とする請求項第１項に記載の縦型ＭＯＳＦＥＴの製造方
   法。