JPS6219935A - マイクロプログラム変更方式 - Google Patents
マイクロプログラム変更方式Info
- Publication number
- JPS6219935A JPS6219935A JP15851685A JP15851685A JPS6219935A JP S6219935 A JPS6219935 A JP S6219935A JP 15851685 A JP15851685 A JP 15851685A JP 15851685 A JP15851685 A JP 15851685A JP S6219935 A JPS6219935 A JP S6219935A
- Authority
- JP
- Japan
- Prior art keywords
- microprogram
- address
- data
- change
- changing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
技術分野
本発明はマイクロプログラム変更方式に関し、特にマイ
クロプログラムにより制御されるデータ処理システムに
おけるマイクロプログラムの変更方式に関する。
クロプログラムにより制御されるデータ処理システムに
おけるマイクロプログラムの変更方式に関する。
従来技術
マイクロプログラムにより制御されるデータ処理装置で
は、擬似故障の発生、装置構成の変更等の必要性により
、データ処理装置の動作中に自身の有するマイクロプロ
グラムの変更処理が必要となる場合がある。一般にかか
る必要性に対しては、マイクロプログラムの内容の変更
を指示するためにマイクロプログラム変更命令が設けら
れる。
は、擬似故障の発生、装置構成の変更等の必要性により
、データ処理装置の動作中に自身の有するマイクロプロ
グラムの変更処理が必要となる場合がある。一般にかか
る必要性に対しては、マイクロプログラムの内容の変更
を指示するためにマイクロプログラム変更命令が設けら
れる。
従来、この種のマイクロプログラム変更命令は変更され
るマイクロプログラムの主記憶または制御記憶における
格納位置を示すマイクロアドレスと変更データとを有し
ており、1つのマイクロプログラム変更命令の実行によ
り1ステツプのマイクロプログラムの変更を可能として
いる。
るマイクロプログラムの主記憶または制御記憶における
格納位置を示すマイクロアドレスと変更データとを有し
ており、1つのマイクロプログラム変更命令の実行によ
り1ステツプのマイクロプログラムの変更を可能として
いる。
上述した従来のマイクロプログラム変更方式では、マイ
クロプログラム内の散穿する箇所の変更を必要とする場
合、マイクロプログラム変更命令を多数記述する必要が
あり、全体がリロケータブルに構成されているマイクロ
プログラムに対しては実メモリ上でのアドレス算出及び
ブランチ先アドレスの算出にかなりの時間と手間がかか
り、また誤りをも犯しやすいという欠点がある。
クロプログラム内の散穿する箇所の変更を必要とする場
合、マイクロプログラム変更命令を多数記述する必要が
あり、全体がリロケータブルに構成されているマイクロ
プログラムに対しては実メモリ上でのアドレス算出及び
ブランチ先アドレスの算出にかなりの時間と手間がかか
り、また誤りをも犯しやすいという欠点がある。
加えて、同じ内容のマイクロプログラムが装置の機種に
より構成が異なる場合、装置の機種毎にマイクロプログ
ラム変更命令を¥−備しなければならないという繁雑さ
もある。
より構成が異なる場合、装置の機種毎にマイクロプログ
ラム変更命令を¥−備しなければならないという繁雑さ
もある。
発明の目的
本発明はマイクロプログラムの変更操作を容易に可能と
して効率の良いマイクロプログラム変更処理が可能なマ
イクロプログラム変更方式を提供することを目的として
いる。
して効率の良いマイクロプログラム変更処理が可能なマ
イクロプログラム変更方式を提供することを目的として
いる。
発明の構成
本発明によるマイクロプログラム変更方式は、マイクロ
プログラムの相対アドレス及び当該マイクロプログラム
の変更データからなるマイクロプログラム変更命令を格
納した格納手段と、マイクロプログラムの相対アドレス
を絶対アドレスに変換する際の絶対アドレスのベース値
、更にはこのベース値でアドレス変換されたアドレスの
マイクロプログラムのデータ変更を行うか否かを定める
データ変更可否フラグを格納したテーブルと、マイクロ
プログラム変更命令とテーブルの内容とによりマイクロ
プログラムの相対アドレスを絶対アドレスに変更する手
段と、データ変更可否フラグによりマイクロプログラム
のデータ変更を行うか否かを決定する手段とを設け、マ
イクロプログラムの変更を相対アドレスにて実行可能と
したことを特徴とする。
プログラムの相対アドレス及び当該マイクロプログラム
の変更データからなるマイクロプログラム変更命令を格
納した格納手段と、マイクロプログラムの相対アドレス
を絶対アドレスに変換する際の絶対アドレスのベース値
、更にはこのベース値でアドレス変換されたアドレスの
マイクロプログラムのデータ変更を行うか否かを定める
データ変更可否フラグを格納したテーブルと、マイクロ
プログラム変更命令とテーブルの内容とによりマイクロ
プログラムの相対アドレスを絶対アドレスに変更する手
段と、データ変更可否フラグによりマイクロプログラム
のデータ変更を行うか否かを決定する手段とを設け、マ
イクロプログラムの変更を相対アドレスにて実行可能と
したことを特徴とする。
実施例
以下、図面を用いて本発明の詳細な説明する。
図において、1は処理装置であり、2は主記憶である。
この主記憶2はプログラム及びデータを格納するメモリ
であり、5は4つのモジュールから構成されるマイクロ
プログラムであり、6はマイクロプログラム変更命令を
示す。また、4はマイクロプログラムを格納する制御記
憶であり、3は主記憶2に格納されたプログラムを順次
読出して該プログラムを実行する演算回路を示す。この
演算回路3は制御記憶4により制御される。
であり、5は4つのモジュールから構成されるマイクロ
プログラムであり、6はマイクロプログラム変更命令を
示す。また、4はマイクロプログラムを格納する制御記
憶であり、3は主記憶2に格納されたプログラムを順次
読出して該プログラムを実行する演算回路を示す。この
演算回路3は制御記憶4により制御される。
マイクロプログラム変更命令6は命令コード61、アド
レス62.データ63により構成される。
レス62.データ63により構成される。
アドレス62は変更されるマイクロプログラムの相対ア
ドレスであり、データ63はその変更データである。
ドレスであり、データ63はその変更データである。
また、7はアドレスレジスタ、8はデータレジスタであ
り、マイクロプログラム変更命令6より与えられたアド
レス62.データ63が信号線101を介して演算回路
3よりセットされる。
り、マイクロプログラム変更命令6より与えられたアド
レス62.データ63が信号線101を介して演算回路
3よりセットされる。
9はアドレスを変換する際の絶対アドレスのベース値9
1.93,95.97とVビット信号92.94.96
.98とを格納しているテーブルrあり、相対アドレス
の上位2ビツトでアクセスされる。このVビット信号は
マイクロプログラムのデータ変更を行うか否かを決める
ための1ビツトのフラグである。ベース値91,93.
95゜97はマイクロプログラム5を構成している4つ
のモジュール51〜54の夫々の先頭絶対アドレスとな
っている。この意味から4つのモジュールは物理的に連
続して主記憶に格納される必要はない。
1.93,95.97とVビット信号92.94.96
.98とを格納しているテーブルrあり、相対アドレス
の上位2ビツトでアクセスされる。このVビット信号は
マイクロプログラムのデータ変更を行うか否かを決める
ための1ビツトのフラグである。ベース値91,93.
95゜97はマイクロプログラム5を構成している4つ
のモジュール51〜54の夫々の先頭絶対アドレスとな
っている。この意味から4つのモジュールは物理的に連
続して主記憶に格納される必要はない。
またVビット信号92.94.96.98はそれぞれモ
ジュール51〜54のvビットであり、このvビットが
“有効″を示すときのみ信号線102を介して演算回路
3が制御されマイクロプログラムのデータ変更が実行さ
れる。つまり、モジュール単位でそのモジュール内のデ
ータ変更を行うか否かが決定されるのである。このこと
は、例えばあるモジュールだけが存在しない装置の場合
、テーブル内のそのモジュールを指すVビットを“無効
″としておけば、そのモジュールも存在する装置(先の
装置と同じ内容のマイクロプログラムを持つ)に使うマ
イクロプログラム変更命令群がそのまま使え、装置の機
種毎にマイクロプログラムの変更命令群を準備する必要
のないことを意味している。
ジュール51〜54のvビットであり、このvビットが
“有効″を示すときのみ信号線102を介して演算回路
3が制御されマイクロプログラムのデータ変更が実行さ
れる。つまり、モジュール単位でそのモジュール内のデ
ータ変更を行うか否かが決定されるのである。このこと
は、例えばあるモジュールだけが存在しない装置の場合
、テーブル内のそのモジュールを指すVビットを“無効
″としておけば、そのモジュールも存在する装置(先の
装置と同じ内容のマイクロプログラムを持つ)に使うマ
イクロプログラム変更命令群がそのまま使え、装置の機
種毎にマイクロプログラムの変更命令群を準備する必要
のないことを意味している。
そして、10は相対アドレスの上位2ビツトでテーブル
9からアクセスされたベース値と相対アドレスの下位値
とを加える加算器であり、この加n器10で加算された
アドレスが主記憶中のマイクロプログラムの格納位置を
示す絶対アドレスとなるのである。
9からアクセスされたベース値と相対アドレスの下位値
とを加える加算器であり、この加n器10で加算された
アドレスが主記憶中のマイクロプログラムの格納位置を
示す絶対アドレスとなるのである。
以上説明したアドレス変換手段及びデータ変更方式によ
り、主記憶に格納された目的とするマイクロプログラム
をマイクロプログラムの相対アドレスで変更することが
可能となる。
り、主記憶に格納された目的とするマイクロプログラム
をマイクロプログラムの相対アドレスで変更することが
可能となる。
尚、本実施例では、繁雑さを避けるために本発明に直接
関与しない回路については省略して示している。
関与しない回路については省略して示している。
発明の効果
本発明によれば、マイクロプログラムの変更操作を容易
に可能として効率の良いマイクロプログラムの変更処理
が実現できるという効果がある。
に可能として効率の良いマイクロプログラムの変更処理
が実現できるという効果がある。
図は本発明の実施例のブロック図である。
主要部分の符号の説明
1・・・・・・処理装置
2・・・・・・主記憶
3・・・・・・演算回路
5・・・・・・マイクロプログラム
6・・・・・・マイクロプログラム変更命令9・・・・
・・テーブル 10・・・・・・加算器
・・テーブル 10・・・・・・加算器
Claims (1)
- マイクロプログラムにより制御されるデータ処理システ
ムにおけるマイクロプログラムの変更方式であつて、マ
イクロプログラムの相対アドレス及び当該マイクロプロ
グラムの変更データからなるマイクロプログラム変更命
令を格納した格納手段と、前記マイクロプログラムの相
対アドレスを絶対アドレスに変換する際の絶対アドレス
のベース値、更にはこのベース値でアドレス変換された
アドレスのマイクロプログラムのデータ変更を行うか否
かを定めるデータ変更可否フラグを格納したテーブルと
、前記マイクロプログラム変更命令と前記テーブルの内
容とによりマイクロプログラムの相対アドレスを絶対ア
ドレスに変更する手段と、前記データ変更可否フラグに
よりマイクロプログラムのデータ変更を行うか否かを決
定する手段とを設け、マイクロプログラムの変更を相対
アドレスにて実行可能としたことを特徴とするマイクロ
プログラム変更方式。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP15851685A JPS6219935A (ja) | 1985-07-18 | 1985-07-18 | マイクロプログラム変更方式 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP15851685A JPS6219935A (ja) | 1985-07-18 | 1985-07-18 | マイクロプログラム変更方式 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6219935A true JPS6219935A (ja) | 1987-01-28 |
Family
ID=15673446
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP15851685A Pending JPS6219935A (ja) | 1985-07-18 | 1985-07-18 | マイクロプログラム変更方式 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6219935A (ja) |
-
1985
- 1985-07-18 JP JP15851685A patent/JPS6219935A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0240606A2 (en) | Pipe-line processing system and microprocessor using the system | |
JPS6219935A (ja) | マイクロプログラム変更方式 | |
JP2826309B2 (ja) | 情報処理装置 | |
JPS6020769B2 (ja) | マイクロプログラム制御方式 | |
JPH01120628A (ja) | データ処理装置 | |
JPS59218569A (ja) | マイクロ・コンピユ−タ | |
JPS62166430A (ja) | デ−タ処理システム | |
JPS63730A (ja) | デ−タ処理システム | |
JPS61161545A (ja) | デ−タ処理システム | |
JPS6217837A (ja) | デ−タ処理システム | |
JPS6049335B2 (ja) | マイクロプログラム制御方式のデ−タ処理装置における分岐アドレス決定方式 | |
JPS6158042A (ja) | マイクロプログラム制御方式 | |
JPS59186048A (ja) | マイクロプログラム制御方式 | |
JPS6112579B2 (ja) | ||
JPS60262244A (ja) | デ−タ処理装置 | |
JPS6031646A (ja) | デ−タ処理装置 | |
JPH0353321A (ja) | 情報処理装置 | |
JPS60241135A (ja) | アドレス生成方式 | |
JPS61221854A (ja) | 回線制御方式 | |
JPS6136657B2 (ja) | ||
JPS60138652A (ja) | メモリバンク切替方式 | |
JPH0323938B2 (ja) | ||
JPS5972551A (ja) | コンピユ−タ装置のメモリ制御機構 | |
JPS63265332A (ja) | プログラムジヤンプ方式 | |
JPS61233834A (ja) | マイクロプログラム処理装置 |