JPS62198093A - 調光装置 - Google Patents

調光装置

Info

Publication number
JPS62198093A
JPS62198093A JP61040914A JP4091486A JPS62198093A JP S62198093 A JPS62198093 A JP S62198093A JP 61040914 A JP61040914 A JP 61040914A JP 4091486 A JP4091486 A JP 4091486A JP S62198093 A JPS62198093 A JP S62198093A
Authority
JP
Japan
Prior art keywords
unit
dimming
output
level
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61040914A
Other languages
English (en)
Inventor
津田 卓
浪越 保正
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Electric Works Co Ltd
Original Assignee
Matsushita Electric Works Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Works Ltd filed Critical Matsushita Electric Works Ltd
Priority to JP61040914A priority Critical patent/JPS62198093A/ja
Publication of JPS62198093A publication Critical patent/JPS62198093A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Circuit Arrangement For Electric Light Sources In General (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 技術分野 本発明は、舞台用、スタノオ用の調光yc置に閃才る物
である。
背景技術 公演萌の舞台などの作2において、負荷(調光ユニット
)の確認ということが行なわれている。
すなわち、負荷を演目に応じて配置し調光ユニットに接
続した後、正しく配置接続されているかを確認したり、
またたとえばリハーサル中などに負荷の破損(球切れ)
を確認したりする場合である。
通常、負荷(調光ユニット)の確認は他の負荷と異なっ
たレベルで店頭したり点滅を繰り返したりして行なう。
従来の調光装置として、第4図示の調光装置21があげ
られる。調光装置21において、シーンAのチャンネル
(前記調光ユニットに同a)毎の照明レベルAiが格納
されるメモリ22には、チャンネル数分のレベルデータ
が格納でき、アドレス信号riT−A Dへの入力によ
り一チャンネル(i)が選択され、出力制御入力端子O
Eを7クテイプにすることにより、データ出力端子DT
よりレベルデータAiが出力される。
シーンBのチャンネル毎の照明レベルBiが格納された
メモリ23には、メモリ22と同じ形態で別のデータが
格納されている。フェードの進什値が格納されたメモリ
24において、データは単一なのでアドレス入力はない
。端子OE大入力アクティブになるとデータが出力され
る点は同様である。
出力部25はチャンネル毎の演算結果である出力レベル
を保持する。アドレス信号端子ADへの入力によりチャ
ンネル(i)が選択され、書込み制御入力端子WEが7
クテイプになると、そのときのデータ入力端子DTに与
えられたデータを取込み保持する。
演鉢器(ALU)26は加算、論理和、論J!+!積な
ど基本的な演算を行なう、端子KL Fは演算される一
対のデータが入力され、それぞれ書込み制御入力端子I
I、I2への13号によって取込まれる。
端子2は演算結果、たとえばx+yのデータ出力端子で
ある。端子3は端子Zの出力制御信号の入力端子である
データ処理の都合上1、データを一時記憶するだめのメ
モリ27は、アドレ入入力端子AD、データ入出力端子
DT%書込み制御入力WEの入力端子、読出し制御入力
端子OEの入力端子を備える。
デコーr28の端子01〜09は出力端子である。入力
端子ADには後述のリードオンリメモリ(ROM )か
らのアドレス信号が与えられる。たとえばメモリ22.
23および出力部25のAD大入力はADO〜AD7の
8ビツトが与えられ、メモリ27のへ〇入力にはAD8
〜AD9の2ビツトが与えられ、デコーダ28はADI
O〜ADI2の3ビツトが与えられる。ST大入力ST
O〜STIの2ビツトで、次の表のようにデコードされ
る。デコードされたデータによって、fjS1′&に示
すような各種の動作を打なう、たとえば24→27はメ
モリ24がらメモリ27に読込むということである。
(以下余白) 第   1   表 格納されたROM(リードオンリメモリ)29が設けら
れる。ADはアドレス入力端子、DTはデータ出力4子
である。アドレス入力には、1つずつ順番に増えるプロ
グラムカウンタ30からのデータが入力される。その出
力はROM29のデータ内容によって決まる。ROM2
9のデータ出力は、前述のAO−AIOおよびSTO,
STIとしてデコーダ28およびメモリ22.23.2
7、出力?l’+125に与えられる。
カフンタ30と発振器31とが設けられる1発振器31
の出力は、カウンタ30のクロック入力端子CKに与え
られる。メモリ22〜24、出力部25およびメモリ2
7のデータ入出力端子DTと演算426の端子XwFt
Zとは、それぞれデータ入力よた1よ出力端子で、全て
同一のデータライン32でつながっている。
この構成の調光装置21においては、すべての調光ユニ
ットの調光出力レベルの演算は、演算部2Gを経由して
行なわれるため、フェードが進行中にフエードと独立し
た負荷確認のレベルを出力するため、記1!部23.2
4の記憶内容の確認をしようとしている負荷(調光ユニ
ット)の照明レベルデータAd 、 [3dを、両方と
もに負荷確認の照明レベルに変更する必要がある。また
、負荷確認が終った時点でフエードを続行させるには、
記憶部23.24まのデータをもとのデータにもどす必
要がある。すなわち、この記憶部23.24のデータを
一時的に他の記憶部に記憶しており1て再び読み出し記
憶部23.24にtiこむか、もし記憶部23.24の
もとのデータと同じデータを記憶している記憶部(各シ
ーンの照明レベルを記憶している主記憶部のようなもの
)があれば、その内容を記憶部23.24に書きこむ必
要がある。
すなわち記憶部23.24の容量を増大しなければなら
ず、また処理ステップが繁雑になってしようという問題
点があった。
目    的 本発明の目的は、第1記憶部の記憶データを変更するこ
となく負荷確認の照明レベルを出力することができ、勝
つこの照明レベル出力を簡単な手順で実行することがで
さる調光装置を提供することである。
実施例 第1図は本発明の基本的構成を示すブロック図であり、
第2図および第3図は第1図の記憶841に関連する構
成を示すブロック図であり、第4図は本発明の一実施例
の調光装置42の構成を示すブロック図である。第1図
〜lB4図を参照して調光装置42について説明する。
操作部43で決定された各調光ユニットの各シーンの照
明レベルを、主記憶部44に記憶する。
それらの記!されたデータの再生は、フエード (シー
ンの移1テ)の開始前しこΔシーンの全調光ユニットの
照明レベルを記憶部45に、フエードされて到達すべ!
Bシーンの全調光ユニットの照明レベルを記憶部46に
主記憶部44からそれぞれ記憶rる。これはフェードの
進行中は行なわれない。
演算部47はこの記憶部45.46の記憶データと、操
作部43で決定されたフエード進行データFとを用いて
、調光出力レベル0を演算する。
この演算は、全調光ユニットに対して周期的に行なわれ
る。その周期は、出力である舞台上の明りがスムーズに
変化する程度のもので、通常たとえば4°0〜50 m
5ec程度である。演算部47からの出力である調光出
力レベルOは、D/A変換器48を経て調光信号出力部
であるサンプル/ホールド(以下、S / Hと略称す
る)回路49によって、調光出力レベルに比例した直流
の電圧として各調光ユニツ)50に分配され、負荷51
が@動される。
また記憶g45は、Aシーンの各調光ユニット50の照
明レベルAdを、各調光ユニット50に対応したアドレ
スに記憶する。記憶部46は、Bシーンの各調光ユニッ
ト50の照明レベルI3dを、各調光ユニット50に対
応したアドレスに記Q する。
ROM52は、常時読出しモードにあり、照明レベルA
dとフエード進行のデータFとをアドレスとして同時に
与えると、データとしてAdX[’を出力する。またR
OM 53は同じく常とき、読出しモードにあり、照明
レベルBtlとフエード進行データFとをアドレスとし
て同時に与えると、データとしてBdx(1−F)を出
力する。ROM52+53の出力を加算し調光出力レベ
ルOdを出力する演算部47が設けられている。
またデノタルデータである演算部47の出力である調光
出力レベルデータを、アナログデータに変換するI)/
A変換548の出力は、アドレスとして調光ユニット5
0が指示されかつ調光出力レベル書込みを指示されると
、その時の調光出力レベルをアドレスで指示された調光
ユニット50に出力する分配部54に与える0分配fl
s54の出力は前述のように分配部54の出力電圧を保
持するS / H回路4つに与えられる。
第5図に示すように記憶部45.46のデータの読出し
、書込みのタイミングRの指示及び、番号dのカウント
指示及び、第8図に示すように調光ユニット番号dが安
定な時に出力される調光出力レベル書込み指示Wをそれ
ぞれ出力するカウンタ55が設けられる。
操作g43のフエード進行用7エーグ(0位置がBシー
ンで1位置がAシーンで、つまみを動かすことによりB
シーン、Aシーン間のフエードを進行させることができ
るrtrzt>のアナログ出力を、デノタル!lFIこ
変換するA/D変換器56が設けられ、この調光4&置
全体を制御する制御5Iilil路(CPU)47など
が備えられる。
次に動作を説明する。基本的に、 1、記憶部45.46へのデータの書込み動作2.フエ
ード演算及び出力動作 にわけられ、これらは第5図に示すカウンタ55の読出
し指示Rによって制御される。
1、記憶WLA、13へのデータの書込み動作カウンタ
のR信号(第5図参照)がローレベルのとき、この動作
に入り、制御回路57のアドレスが、記憶部45.46
のアドレスにつながるように切換手段58が切換る。
フエードの開始前のこのタイミング(第5図の時刻tl
)で、記憶部45.46へのデータの書込みが行なわれ
る。すなわち、記憶部45へのデータの書込み時は、切
換手段59が閉じて、制御回路57の制御のもとで、主
記憶部44からのデータが書込まれる。記憶346の場
合は、切換手段60が閏じて、同様の動作が行なわれる
。これ以外の時は、切換子j159,60は開いている
。フエードの開始前以外は、記憶部45.46へのデー
タの書込みは不要である。
2.フエードの演算部1出力動作 フエード進行データFは他の動作とは独立していつも演
算部47に出力されている。カウンタ55のR指示がハ
イレベルのとき、この動作に入り、カウンタ55の調光
ユニットカッン)dが、記憶部45.4(iの7ドレス
につながるように切換手段58が切りかわり、また、記
憶部45.46は読出しモードとなる。前記R1号がハ
イレベルのとき、第6図に示すようにカウンタ55は調
光ユニット番号dのカウント及び、調光出力レベル書込
み指示Wを出力する。
カウンタ55の調光ユニット番号d出力により、分配部
54のアドレスが指示される。また回りに読出しモード
にある記憶g45.46のアドレスが指示され、その調
光ユニツ)50のAシーンおよびBン−ンのレベルデー
タAd、Bdが出力される。このレベルデータAd、B
d及1/フエード進行データFにより、演算部47の出
力にはその調光ユニットの調光出力レベルOdが現われ
る。すなわち調光ユニット番号dの指示により、D/A
変換された出力Odが分配部54の入力に現われる。
この出力Odは調光ユニット番号dが安定である間、安
定であり、カウンタ55から出力される制御43号であ
る。この出力Otlは、調光出力レベル書込み指示Wに
より、S / 11回路49を経て当3N31光ユニッ
ト49に出力される。
調光ユニット番号dが出力されて出力Odが分配部54
の入力に現われるまで、遅延は記憶部45゜46、演算
部47の加算器61及びD/A変換器48の素子の遅延
であり、せいぜい数1Ilsec程度であり高速で調光
演算を実現することができる。1回のタイミングRがハ
イレベルの期間に、全調光ユニツ)50に対して調光出
力を出力するため、タイミングRがハイレベルとなるの
は、50〜5Om5ec程度の周期となりこれを繰りか
えす。
以上が基本的な2つの動作である。フエード進行用7エ
ーグが1位置に行きつき、BシーンからAシーンへのフ
エードが終了すると、記憶部46に新しい次のシーンの
レベルを書込むこみ、フエード進行用7エーダを逆方向
(1位置→O位置)へ動かすことにより、次のフエード
を実行することができる。
この実施例の特徴としては、カウンタ55の調光ユニッ
ト指示d及び、同時に指示される調光量カレベ火書込み
指示Wの1ステツプによる制御でフエード演算が行なわ
れることである。すなわち高速である。またフエード演
算の制御が1ステツプの簡単なものなので、カウンタ5
5のような単純な制御回路で実現している。
記憶部45へのデータの書込みは、フエードの開始する
時に一度だけですむ0次々フエードを行なう時は、記1
!部45または記憶部46にだけデータを書込めばより
、y&置全全体$制御回路57の負担が小さい。
また第2記憶部と切換制御部とを兼ねたflAM70と
調光出力レベルOtlと照明出力レベルCdとの切換部
としての切換手段71を設ける。 RAM70は、各調
光ユニットに対応したアドレスに、各調光ユニットの負
荷確認(v4光ユニット確認)の照明レベルCdと切換
指示とをデータとして記憶している。すなわち、データ
最上位ビットを切換指示用のビットとしていて、もしそ
のビットが「1」であれば切換手段71は照明レベルC
dをD/八へ換器48を経由して、分配部54に出力す
る。そのビットがrOJであれば切換部手段71は調光
出力レベルOdを出力する様になっている。この最上位
ビットは、切換手段71の切換指示を行なう厚生に接続
されている。最上位ビット以外は照明レベルCdのデー
タであり、切換手段71の調光出力レベルOJとは別の
入力に接続されている。RAM70のアドレスは記憶部
 45゜46と同時に調光ユニット指示dによって指示
される。
■記憶部45*46へのデータの書き込み動作時RAM
70のデータの変更は切換子#′i72を通して行なわ
れる。制御回路57の制御は記憶部45.46の前記デ
ータの変更時と同様である。
■フエードの演算および出力動作時 Rfi号がハイレベルのと!RAM70も読み出しモー
ドとなる。カウンタ55の調光ユニット番号d出力によ
る分配部54の7ドレス指示により、記憶部45.46
と同様に、RAM70の7ドレスも指示される。RAM
70は請出しモードであるので、アドレスで指示された
調光ユニットの照明レベルCdと切換指示が切換手段7
1に出力され、切換指示が「1」ならば照明レベルCd
を、「0」ならば照明出力レベルOdを分配部54へ出
力する。
この7A施例では、従来の謂尤V装置21のように記憶
部22.23(第4図参照)の変更をする必要がなく、
また、制御回路57はRAM70のデータの変更という
簡単な手順で、負荷確認の照明レベルを出力することが
できる。また、演$7. ?J1度もおとすことなく動
作できる。
実施例2 構成は第3図に示す。本実施例は前記の実施例にR叙し
、対応する部分には同一の参照符を付す。
本実施例の注口すべき、1ユは、第2図示の厚生にオS
いて、カウンタ55の調光ユニット指示dと切換手段5
8との間にバッチ変換81S75を設けたことである。
また調光ユニットを、単−個または複数個からなる群に
区分するパッチ処理が施される。パッチ変換n75をカ
ウンタ55の調光ユニット指示dと、切換部58の間に
設ける。バッチ変換部75は各調光ユニットに対応した
アドレスに、バッチ(前記群の区分化処理)によって対
応するチャンネルの番号を記憶しているRAMで構成さ
れていて、カウンタ55によって調光ユニットが指定さ
れると、対応するチャンネルの番号を記憶部45.46
に出力するよう接続されている。また記憶部・t5.4
6の照明データは、調光ユニット単位ではなくチャンネ
ルT%L位で記憶されている。
0291部45.4G・〜のデータの3込み動作時制御
回路57の記憶部45.46への照明データの書込みは
、チャンネル単位で行なう、パッチデータの変更は、以
下ようにして行なわれる。すなわち制御回路57は切換
手段58を制御回路57側に切換え、切換手段72を閑
じて、調光ユニット番号をアドレスとして、対応するチ
ャンネル番号を記憶する。これ以外のときは切換手段5
8はカウンタ55側であり、切換手段72は開いている
■フェードの演算および出力動作時 R信号がバインベルのとき、パッチ変換部75も読出し
モードとなる。カウンタ55の調光ユニット番号dによ
る分配部54のアドレス指示による記憶部45.46の
アドレス指示は、パッチ変換部75で調光ユニット番号
がチャンネル番号に変換されて、チャンネル番号で行な
われる。演算部47へはそのチャンネルの照明レベルA
d、Bdが出力される。ここでこのチャンネルとカウン
タ55の指示した調光ユニットとは、前記パッチ処理に
よって関係付けられており、照明レベルAd。
Bdは、この調光ユニットの照明レベルΔd、Bdに等
しい。
本実施−例では、従来例のような記憶部22.23(第
4図参照)へのデータの書込み時のデータの11訳を必
要とせず、また調光演算をのばすことなく(1ステツプ
にて演算)パッチ機能が実現できる。
また通常、チャンネル数は調光ユニット数より小さくお
さえられているので、記憶部45.46の容1を小さく
することができる。
この構成は、通常は操作性のよいチャンネル単位の捏作
・出力を行なっているが、負荷の確認においては、より
きめの細かい調光ユニット単位で行なえるところが大き
な特徴である。
効  果 以上のように本考案に従えば、記憶部のデータを変更す
ることなく負荷確認の照明レベルを出力でると共に、こ
の確認作業を制御部の負担をあまり大きくすることなく
、また演算速度を落とすことなく実現できる。
【図面の簡単な説明】
!tS1図面は本発明の一実施例の基本的な構成を示す
ブロック図、第2図は本実施例の具体的枯虞を示すブロ
ック図、第3図は本発明の他の実施例のブロック図、第
4図は従来技術の調光装r!121の構成を示すブロッ
クである。

Claims (1)

  1. 【特許請求の範囲】 複数の調光ユニットの複数の場面の照明レベルを決定す
    るレベル操作手段と、場面間の照明レベルの変化の進行
    を決定するフエード操作手段とを有する操作部と、 操作部で決定された各調光ユニットの照明レベルを各調
    光ユニットに対応したアドレスに記憶する第1記憶部と
    、 第1記憶部から読出された各調光ユニットの複数の場面
    の照明レベルおよび、操作部で決定されたフエード進行
    に従う1つまたは複数の態様のフエード進行データによ
    り、フエードの演算を行ない演算結果である各調光ユニ
    ットの調光出力レベルを出力する演算部と、 演算部からの調光出力レベルに基づいて、各調光ユニッ
    トにその照明レベルを制御する調光信号を出力する調光
    信号出力部と、 上記各部を制御し、前記記憶部のアドレスを調光ユニッ
    ト指示信号によって決定する制御部と、各調光ユニット
    に対応したアドレスに各調光ユニットの照明レベルを記
    憶し、当該アドレスは制御部からの調光ユニット指示に
    より、第1記憶部のアドレス指示と同時に指示される第
    2記憶部と、演算部の出力である調光出力レベルを第2
    記憶部の読出しデータである照明レベルに切換えて、調
    光信号出力部へ調光出力レベルとして出力する切換部と
    、 制御部の調光ユニット指示と同期して、切換部の切換え
    の制御を行なう切換制御部とお含み制御部の調光ユニッ
    ト指示と同期して、照明レベルを選択し出力することを
    特徴とする調光装置。
JP61040914A 1986-02-25 1986-02-25 調光装置 Pending JPS62198093A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61040914A JPS62198093A (ja) 1986-02-25 1986-02-25 調光装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61040914A JPS62198093A (ja) 1986-02-25 1986-02-25 調光装置

Publications (1)

Publication Number Publication Date
JPS62198093A true JPS62198093A (ja) 1987-09-01

Family

ID=12593768

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61040914A Pending JPS62198093A (ja) 1986-02-25 1986-02-25 調光装置

Country Status (1)

Country Link
JP (1) JPS62198093A (ja)

Similar Documents

Publication Publication Date Title
JPS62198093A (ja) 調光装置
JPS63175383A (ja) 記憶調光装置
JPS62198092A (ja) 調光装置
JPH0341959B2 (ja)
JPS62198089A (ja) 調光装置
JPS62198090A (ja) 調光装置
JP2765887B2 (ja) データ多重方式
JPH058559B2 (ja)
JPH0686376A (ja) デジタルトーン発生回路
JPH0339275B2 (ja)
JP2592672B2 (ja) タイムスロット変換回路
JPH0447956B2 (ja)
JPS61256842A (ja) 2フレ−ムメモリ回路
JPH0451960B2 (ja)
JPH04264918A (ja) シフト演算回路
JPH0447868A (ja) フェード処理装置
JPS63184289A (ja) 調光装置
JPH01186593A (ja) 調光装置
JPH0922394A (ja) 制御装置
JPS6127775B2 (ja)
JPH0340917B2 (ja)
JPH0517678B2 (ja)
JPS62232053A (ja) マイクロコンピユ−タの動作速度制御装置
JPS59123194A (ja) 調光装置
JPH01303545A (ja) メモリのアドレス変換回路