JPH04264918A - シフト演算回路 - Google Patents
シフト演算回路Info
- Publication number
- JPH04264918A JPH04264918A JP2590291A JP2590291A JPH04264918A JP H04264918 A JPH04264918 A JP H04264918A JP 2590291 A JP2590291 A JP 2590291A JP 2590291 A JP2590291 A JP 2590291A JP H04264918 A JPH04264918 A JP H04264918A
- Authority
- JP
- Japan
- Prior art keywords
- shift
- operand
- circuit
- register
- byte
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 4
- 238000003780 insertion Methods 0.000 description 2
- 230000037431 insertion Effects 0.000 description 2
- 238000004904 shortening Methods 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、演算装置に関し、特に
シフト演算回路に関する。
シフト演算回路に関する。
【０００２】
【従来の技術】従来、この種のシフト演算回路は、オペ
ランドの全てのバイトがシフト対象であり、バイト単位
にシフト動作の対象となる機能はない。
ランドの全てのバイトがシフト対象であり、バイト単位
にシフト動作の対象となる機能はない。
【０００３】
【発明が解決しようとする課題】上述したように従来の
シフト演算回路は、シフト対象がオペランドの全てのバ
イトであるため、オペランドデータの編集を行う際に、
シフトする必要がある部分（バイト）と、不必要な部分
（バイト）が存在する場合、シフトする部分とシフトし
ない部分とに分けて、シフトする部分のシフト動作実行
後、再度一つのオペランドにするため、編集処理が複雑
になり、かつ、時間がかかってしまうという欠点がある
。
シフト演算回路は、シフト対象がオペランドの全てのバ
イトであるため、オペランドデータの編集を行う際に、
シフトする必要がある部分（バイト）と、不必要な部分
（バイト）が存在する場合、シフトする部分とシフトし
ない部分とに分けて、シフトする部分のシフト動作実行
後、再度一つのオペランドにするため、編集処理が複雑
になり、かつ、時間がかかってしまうという欠点がある
。
【０００４】本発明の目的は、オペランドデータとシフ
ト回路出力をバイト単位に選択するセレクタを設け、オ
ペランドのどのバイトをシフト対象とするかをコマンド
によって指定することにより、上記の欠点を解消し、バ
イト単位のシフトを可能とし、データ編集処理等の簡略
化及び処理時間を短縮したシフト演算回路を提供するこ
とにある。
ト回路出力をバイト単位に選択するセレクタを設け、オ
ペランドのどのバイトをシフト対象とするかをコマンド
によって指定することにより、上記の欠点を解消し、バ
イト単位のシフトを可能とし、データ編集処理等の簡略
化及び処理時間を短縮したシフト演算回路を提供するこ
とにある。
【０００５】
【課題を解決するための手段】本発明のシフト演算回路
は、オペランドを格納するオペランドレジスタと、左右
へ任意のビット数のシフトが可能なシフト回路と、シフ
ト回路へシフト演算の動作モードを指示する動作モード
コマンドとオペランドのどのバイトをシフト対象とする
かを指定するシフトコマンドとを出力するコマンドレジ
スタと、オペランドレジスタの出力とシフト回路の出力
とをコマンドレジスタからのシフトコマンドによりバイ
ト単位に選択するセレクタとを有している。
は、オペランドを格納するオペランドレジスタと、左右
へ任意のビット数のシフトが可能なシフト回路と、シフ
ト回路へシフト演算の動作モードを指示する動作モード
コマンドとオペランドのどのバイトをシフト対象とする
かを指定するシフトコマンドとを出力するコマンドレジ
スタと、オペランドレジスタの出力とシフト回路の出力
とをコマンドレジスタからのシフトコマンドによりバイ
ト単位に選択するセレクタとを有している。
【０００６】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。
て説明する。
【０００７】図１は本発明の一実施例のシフト演算回路
のブロック図である。
のブロック図である。
【０００８】図１において、本実施例のシフト演算回路
は、オペランドレジスタ１と、シフト回路２と、コマン
ドレジスタ５と、セレクタ３１〜３４とから構成されて
いる。
は、オペランドレジスタ１と、シフト回路２と、コマン
ドレジスタ５と、セレクタ３１〜３４とから構成されて
いる。
【０００９】ここで、オペランドレジスタ１は、本実施
例では４バイトの一つのレジスタからなっており、オペ
ランド出力１１，１２，１３，１４は、それぞれのオペ
ランドレジスタ１のバイト１，２，３，４の出力である
。
例では４バイトの一つのレジスタからなっており、オペ
ランド出力１１，１２，１３，１４は、それぞれのオペ
ランドレジスタ１のバイト１，２，３，４の出力である
。
【００１０】シフト回路２は、左右シフト、任意のシフ
ト量、固定値０／１の挿入あるいは他のデータ挿入等が
可能であり、シフト回路出力（シフト結果出力）２１，
２２，２３，２４は、それぞれのシフト回路２のバイト
１，２，３，４の出力である。
ト量、固定値０／１の挿入あるいは他のデータ挿入等が
可能であり、シフト回路出力（シフト結果出力）２１，
２２，２３，２４は、それぞれのシフト回路２のバイト
１，２，３，４の出力である。
【００１１】セレクタ３１，３２，３３，３４は、オペ
ランド出力１１〜１４とシフト回路出力２１〜２４をそ
れぞれバイト単位に選択するセレクタである。
ランド出力１１〜１４とシフト回路出力２１〜２４をそ
れぞれバイト単位に選択するセレクタである。
【００１２】シフト演算出力４１，４２，４３，４４は
、セレクタ３１〜３４から出力されるバイト単位の出力
である。
、セレクタ３１〜３４から出力されるバイト単位の出力
である。
【００１３】コマンドレジスタ５は、シフト演算動作を
指示するものであり、シフト動作モード信号５０は、シ
フト回路２に左右シフト、シフト量、挿入データ等を指
示する信号である。そして、シフトバイトイネーブル信
号５１，５２，５３，５４は、シフト対象バイトを指示
する信号でセレクタ３１〜３４のセレクト信号である。
指示するものであり、シフト動作モード信号５０は、シ
フト回路２に左右シフト、シフト量、挿入データ等を指
示する信号である。そして、シフトバイトイネーブル信
号５１，５２，５３，５４は、シフト対象バイトを指示
する信号でセレクタ３１〜３４のセレクト信号である。
【００１４】上記により、オペランドレジスタ１のオペ
ランド出力１１〜１４であるオペランドデータとシフト
回路２でコマンドレジスタ５からのシフト動作モード信
号５０によりオペランドデータをシフトして出力された
シフト回路出力２１〜２４をセレクタ３１〜３４でバイ
ト単位に選択し、オペランドのどのバイトをシフト対象
とするかをコマンドレジスタ５のコマンドであるシフト
バイトイネーブル信号５１〜５４によって指定し、シフ
ト演算出力４１〜４４を出力する。
ランド出力１１〜１４であるオペランドデータとシフト
回路２でコマンドレジスタ５からのシフト動作モード信
号５０によりオペランドデータをシフトして出力された
シフト回路出力２１〜２４をセレクタ３１〜３４でバイ
ト単位に選択し、オペランドのどのバイトをシフト対象
とするかをコマンドレジスタ５のコマンドであるシフト
バイトイネーブル信号５１〜５４によって指定し、シフ
ト演算出力４１〜４４を出力する。
【００１５】次に、その動作結果について以下に説明す
る。
る。
【００１６】図２は本実施例の動作結果を示す図である
。
。
【００１７】図２において、例１は２バイト目のみシフ
ト対象とした左４ビットシフトで右側から‘０’を挿入
した例である。２バイト目はシフト演算によって（３４
）Ｈ から（４０）Ｈ となる。
ト対象とした左４ビットシフトで右側から‘０’を挿入
した例である。２バイト目はシフト演算によって（３４
）Ｈ から（４０）Ｈ となる。
【００１８】尚、添字のＨ は、１６進表現のＨｅｘを
表わす。
表わす。
【００１９】例２は２，３バイト目をシフト対象とし、
右８ビットシフトで左からオペランドデータを挿入する
（第１バイトのデータの右側のビットから順に挿入され
る）。従って、オペラドデータの第１，２バイトのデー
タがシフト演算出力時の第２，３バイトに出力される。
右８ビットシフトで左からオペランドデータを挿入する
（第１バイトのデータの右側のビットから順に挿入され
る）。従って、オペラドデータの第１，２バイトのデー
タがシフト演算出力時の第２，３バイトに出力される。
【００２０】
【発明の効果】以上説明したように、本発明のシフト演
算回路は、オペランドデータとシフト回路出力（シフト
結果出力）をバイト単位に選択するセレクタを設け、オ
ペランドのどのバイトをシフト対象とするかをコマンド
によって指定することにより、バイト単位のシフトが可
能となり、データ編集処理等の簡略化及び処理時間を短
縮することができるという効果がある。
算回路は、オペランドデータとシフト回路出力（シフト
結果出力）をバイト単位に選択するセレクタを設け、オ
ペランドのどのバイトをシフト対象とするかをコマンド
によって指定することにより、バイト単位のシフトが可
能となり、データ編集処理等の簡略化及び処理時間を短
縮することができるという効果がある。
【図１】本発明の一実施例のシフト演算回路のブロック
図である。
図である。
【図２】本実施例の動作結果を示す図である。
１ オペランドレジスタ
２ シフト回路
５ コマンドレジスタ
１１〜１４ オペランド出力
２１〜２４ シフト回路出力（シフト結果出力）
３１〜３４ セレクタ ４１〜４４ シフト演算出力 ５０ シフト動作モード信号
３１〜３４ セレクタ ４１〜４４ シフト演算出力 ５０ シフト動作モード信号
Claims (1)
- 【請求項１】 オペランドを格納するオペランドレジ
スタと、左右へ任意のビット数のシフトが可能なシフト
回路と、前記シフト回路へシフト演算の動作モードを指
示する動作モードコマンドと前記オペランドのどのバイ
トをシフト対象とするかを指定するシフトコマンドとを
出力するコマンドレジスタと、前記オペランドレジスタ
の出力と前記シフト回路の出力とを前記コマンドレジス
タからのシフトコマンドによりバイト単位に選択するセ
レクタとを有することを特徴とするシフト演算回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2590291A JPH04264918A (ja) | 1991-02-20 | 1991-02-20 | シフト演算回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2590291A JPH04264918A (ja) | 1991-02-20 | 1991-02-20 | シフト演算回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04264918A true JPH04264918A (ja) | 1992-09-21 |
Family
ID=12178721
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2590291A Pending JPH04264918A (ja) | 1991-02-20 | 1991-02-20 | シフト演算回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04264918A (ja) |
-
1991
- 1991-02-20 JP JP2590291A patent/JPH04264918A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1175154A (en) | Shift circuit | |
| KR850007715A (ko) | 고속 배럴 시프터 | |
| US4180861A (en) | Selectively operable mask generator | |
| JPH04264918A (ja) | シフト演算回路 | |
| US4799151A (en) | Microprogram control circuit | |
| JP3909509B2 (ja) | シリアルインタフェース回路 | |
| JP2513219B2 (ja) | デ−タ処理用プロセツサ | |
| JPS6288031A (ja) | レジスタフアイル方式 | |
| JPS592584Y2 (ja) | マイクロプログラム拡張テスト装置 | |
| JPS61147338A (ja) | マイクロプログラムの分岐制御回路 | |
| JPH0540602A (ja) | レジスタフアイルのスキヤン方式 | |
| JPH05207532A (ja) | 回線設定制御回路 | |
| JP3488815B2 (ja) | アドレス記憶回路 | |
| JPH0566922A (ja) | １０進演算回路 | |
| JPH0391829A (ja) | ビットデータ転送回路 | |
| JPH02296413A (ja) | データ選択回路 | |
| JPS58199495A (ja) | デ−タ処理装置 | |
| JPS6182520A (ja) | デジタルフイルタ回路 | |
| JPS60256862A (ja) | マイクロコンピユ−タの出力ポ−ト制御方式 | |
| JPH06195295A (ja) | 出力ポート回路 | |
| JPS63208942A (ja) | マイクロプログラムメモリ回路 | |
| JPH0363816A (ja) | ビット検索装置 | |
| JPS62198088A (ja) | 調光装置 | |
| JPS62176851A (ja) | スクリプト文字発生回路 | |
| JPH03131923A (ja) | シフト回路 |