JPS6218981Y2 - - Google Patents

Info

Publication number
JPS6218981Y2
JPS6218981Y2 JP1980068537U JP6853780U JPS6218981Y2 JP S6218981 Y2 JPS6218981 Y2 JP S6218981Y2 JP 1980068537 U JP1980068537 U JP 1980068537U JP 6853780 U JP6853780 U JP 6853780U JP S6218981 Y2 JPS6218981 Y2 JP S6218981Y2
Authority
JP
Japan
Prior art keywords
signal
level
receiver
gain
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP1980068537U
Other languages
English (en)
Other versions
JPS56169616U (ja
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP1980068537U priority Critical patent/JPS6218981Y2/ja
Publication of JPS56169616U publication Critical patent/JPS56169616U/ja
Application granted granted Critical
Publication of JPS6218981Y2 publication Critical patent/JPS6218981Y2/ja
Expired legal-status Critical Current

Links

Landscapes

  • Superheterodyne Receivers (AREA)
  • Control Of Amplification And Gain Control (AREA)

Description

【考案の詳細な説明】 本考案は受信機の利得制御装置に関し、特に
FM受信機のAGC装置に関するものである。
FM受信機においては、電界強度がある程度大
となると増幅素子の飽和動作による信号の歪、相
互変調妨害更には混変調妨害が生じ易くなるため
に例えばフロントエンドのRF(高周波)増幅素
子の利得を減少せしめるいわゆるAGC回路が用
いられる。第1図はAGC回路を有するFM受信機
のブロツク図であり、アンテナ受信入力はフロン
トエンド1にて増幅されかつ周波数変換される。
この周波数変換出力から所望のIF(中間周波)
信号のみを抽出するIF選択回路2を介して、例
えば3段のIFアンプ3〜5により順次増幅され
て、FM検波器6にて検波される。
電界強度を検出すべく各IFアンプ3〜5から
IF信号が夫々導出されてレベル検波器7〜9に
よつてそれぞれレベル信号に検波される。こられ
各レベル信号は互いに加算合成されてシグナルメ
ータ10を駆動するための信号を発生する信号発
生回路11へ印加される。この信号発生回路11
の出力は一般に電流モード出力型式であるから、
これを電圧レベルに変換すべく抵抗R1が設けら
れて電界強度に応じた指示信号Vsが得られ、こ
の信号Vsを抵抗R2を介してメータ10の駆動信
号としている。尚、C1はIFキヤリヤバイパス用
コンデンサである。
一方、初段のレベル検波器7の出力は受信機の
利得を制御する利得制御信号発生回路12に印加
される。この信号出力を所望の制御信号レベルと
すべく、抵抗R3,R4及びコンデンサC2,C3より
成る回路が用いられており、この出力VGがフロ
ントエンド1の利得制御のためのAGC信号とな
つている。
第2図は第1図の装置におけるAGC信号VG
びシグナルメータ駆動信号Vsとフロントエンド
への受信入力レベルとの関係を概略的に示した図
である。そして、フロントエンドを含む受信機全
体の受信入力レベルに対するAGCの動作点はフ
ロントエンド1やIF選択回路2の利得にも依存
するが、一般に図の如く、略60dB/μV近傍に
てAGCが動作して制御信号VGが高レベルから低
レベルとなつて、フロントエンド1の利得を低下
せしめ、上記した種々の悪影響を排除している。
一方、FM受信機の性能評価方法の1つに、定
格入力として60dB/μVを用い、S/N等の
種々の特性測定を行う方法があるが、かゝる場
合、フロントエンド1やIF選択回路2のゲイン
をより増大して高感度受信機とする際においては
当該ゲインの増大に相当した分だけ、AGCの動
作点は弱入力側へ移動して第2図の点線の如くな
る。従つて、60dB/μVを定格入力として性能
評価をなすことが不可能となる欠点がある。
従つて本考案の目的は受信機の任意の感度設定
に対して最適AGC動作点を選定しまた任意の
AGC動作点に設定可能な受信機の利得制御装置
を提供することである。
本考案による受信機の利得制御装置は、シグナ
ルメータ駆動のための電界強度指示信号を所定基
準レベルと比較器等により比較し、基準レベルを
越えたときに受信機の利得を減少する利得制御用
のAGC信号を発生するようにしたことを特徴と
している。
更に、電界強度指示信号のレベルを例えば可変
抵抗器等により調整可能としておき、このレベル
調整によつてAGC信号の発生される電界強度の
値を調整自在としたことを特徴とするものであ
る。
以下に図面に基づいて本考案について説明す
る。
第3図は本考案の実施例のブロツク図であつ
て、第1図と同等部分は同一符号により示されて
いる。第1図と異なる部分についてのみ述べれ
ば、シグナルメータ駆動用のレベル指示信号発生
回路11の電流出力を電圧出力Vsに変換する変
換用抵抗R1の両端電圧(すなわちVs)は比較器
13の反転入力として印加される。比較器13の
基準電圧VRが非反転入力として印加されてお
り、この比較出力が抵抗R5,コンデンサC4より
なるAGC信号VGの発生部へ印加される。尚、通
常の状態においては正電圧+Vccが抵抗R6及び抵
抗R5を介してフロントエンド1の利得制御端子
へ印加されている。他の構成については第1図の
回路のそれと同等であり、説明は省略する。
第4図は変換用抵抗R1を可変抵抗として入力
信号レベルとシグナルメータ指示出力Vsとの関
係を示したもので、例えばR1を3.9,2.7及び2.2K
Ωに夫々調整した場合を示している。こゝで、基
準電圧VRを2.5Vに設定したとすると、R1=3.9K
Ωにおいては、比較器13の出力は入力レベルが
約50dB/μVにて零レベルに遷移する。この抵
抗R1の調整により比較器13の出力が零レベル
に遷移する時の入力レベルの値が変化することが
判る。この関係を示したのが第5図であつて、入
力レベルと制御電圧VGとの関係を示す。尚、中
弱電界時には+Vcc=8.5Vがフロンドエンド1へ
印加されて通常の利得を有して受信がなされる。
すなわち、フロントエンド部及びIF選択回路の
利得が一定の場合には抵抗R1の調整によりAGC
動作点が任意に選定可能となる。一方、フロント
エンド部やIF選択回路の利得を変化させた場合
においても抵抗R1の調整によりAGC動作点を常
に一定に設定可能となることが判る。
尚、従来装置ではメータ駆動用の抵抗R2を可
変抵抗として受信機の利得のバラツキに起因する
シグナルメータの振れを調整しているが、第3図
の構成とすることにより、抵抗R1を調整して
AGC動作点を調整すれば同時に利得のバラツキ
の補正をも可能となつて抵抗R2を固定抵抗とす
ることができる。
以上述べたように、本考案によれば受信機の利
得に応じてAGC動作点を一定に調整可能となる
と共に、一定の利得を有する受信機においても
AGC動作点を任意に選定可能となる利点があ
る。
【図面の簡単な説明】
第1図は従来の受信機のブロツク図、第2図は
第1図の受信機におけるAGC信号及びシグナル
メータ指示信号と入力レベルとの関係を示す図、
第3図は本考案の一実施例のブロツク図、第4図
は第3図のブロツクにおけるシグナルメータ指示
信号と入力レベルとの関係を示す図、第5図は第
3図のブロツクにおけるAGC信号と入力レベル
との関係を示す図である。 主要部分の符号の説明、7〜9……レベル検波
器、11……レベル指示信号発生回路、13……
比較器。

Claims (1)

    【実用新案登録請求の範囲】
  1. 制御電圧に応じた利得で受信入力信号を増幅
    し、これを中間周波信号に変換するフロントエン
    ドと、前記中間周波信号を増幅する中間周波増幅
    回路と、前記中間周波増幅回路の出力レベルを表
    すレベル信号を得るレベル検波回路とを含み、前
    記レベル信号に応じて前記制御電圧が制御される
    受信機の利得制御装置であつて、前記レベル信号
    に応じた電流を可変抵抗に供給するレベル指示信
    号発生回路と、前記可変抵抗に生ずる電圧が所定
    値を越えたとき前記電圧に応じて前記制御電圧を
    変化させる比較回路とを備えたことを特徴とする
    受信機の利得制御装置。
JP1980068537U 1980-05-19 1980-05-19 Expired JPS6218981Y2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1980068537U JPS6218981Y2 (ja) 1980-05-19 1980-05-19

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1980068537U JPS6218981Y2 (ja) 1980-05-19 1980-05-19

Publications (2)

Publication Number Publication Date
JPS56169616U JPS56169616U (ja) 1981-12-15
JPS6218981Y2 true JPS6218981Y2 (ja) 1987-05-15

Family

ID=29662469

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1980068537U Expired JPS6218981Y2 (ja) 1980-05-19 1980-05-19

Country Status (1)

Country Link
JP (1) JPS6218981Y2 (ja)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5595321U (ja) * 1978-12-25 1980-07-02

Also Published As

Publication number Publication date
JPS56169616U (ja) 1981-12-15

Similar Documents

Publication Publication Date Title
KR100292907B1 (ko) 가변이득제어기와이를포함한수신기,및가변이득제어방법
JPS6139732A (ja) 雑音検出器
JPS6218981Y2 (ja)
JP2820676B2 (ja) 信号処理のための光ディスクのプリアンプ
JP3263017B2 (ja) 検波回路およびそれを用いた送信装置ならびに受信装置
JP3456202B2 (ja) 受信レベルモニタ回路
JP4148813B2 (ja) 受信回路およびこれを用いた移動無線受信機
US6169808B1 (en) Signal compressing circuit
JP3152563B2 (ja) 自動利得制御回路
JPS5938763Y2 (ja) ミュ−ティング回路
JP3377042B2 (ja) 送信機の送信電力制御回路
JPS6033632Y2 (ja) マルチパス検出器
JPS6233384Y2 (ja)
JPH06350468A (ja) Rssi出力回路
JPH05347524A (ja) 自動利得制御装置
JPS5997243A (ja) 受信機障害検出装置
JP2865334B2 (ja) Amラジオ受信機
JPH1041843A (ja) 電界検出回路
KR830000302B1 (ko) 스테레오 신호용 잡음 저감회로
JPH09200140A (ja) 光受信装置
JPS639233A (ja) 送信電力の制御検出回路
JP2866188B2 (ja) 集積化フイルタ回路及びこれを用いた信号再生装置
JPS5814064A (ja) Sn比測定回路
JPS6046887B2 (ja) Agc回路
JPH0614634B2 (ja) 受信入力信号強度検出回路