JPS62186692A - 電子交換機におけるプロセッサ間通信方法 - Google Patents
電子交換機におけるプロセッサ間通信方法Info
- Publication number
- JPS62186692A JPS62186692A JP2692186A JP2692186A JPS62186692A JP S62186692 A JPS62186692 A JP S62186692A JP 2692186 A JP2692186 A JP 2692186A JP 2692186 A JP2692186 A JP 2692186A JP S62186692 A JPS62186692 A JP S62186692A
- Authority
- JP
- Japan
- Prior art keywords
- communication
- status register
- processor
- data
- status
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004891 communication Methods 0.000 title claims abstract description 67
- 238000000034 method Methods 0.000 title claims description 20
- 239000012141 concentrate Substances 0.000 claims description 2
- 238000010276 construction Methods 0.000 abstract 1
- 230000005540 biological transmission Effects 0.000 description 10
- 238000010586 diagram Methods 0.000 description 10
- 239000013256 coordination polymer Substances 0.000 description 4
- 238000012544 monitoring process Methods 0.000 description 4
- 230000007423 decrease Effects 0.000 description 3
- 241000257465 Echinoidea Species 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Landscapes
- Interface Circuits In Exchanges (AREA)
- Exchange Systems With Centralized Control (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明はマルチプロセッサ方式の電子交換機のプロセッ
サ間通信方法に係り、特に通信処理のための負荷を低減
するに好適な電子交換機のプロセッサ間通信方法に関す
る。
サ間通信方法に係り、特に通信処理のための負荷を低減
するに好適な電子交換機のプロセッサ間通信方法に関す
る。
従来の回線規模の大きい電子交換機ではたとえば端末の
監視制御を専用プロセッサにするなどの機能分散をする
場合が多いが、このような場合のプロセッサ間通信処理
でのプロセッサ負荷率増大による交換接続ザービスの低
下がしばしば問題になる。たとえば従来のコントローラ
などの通信制？Ｉｌ装置間の通信方法では、特開昭５９
−２１４３５２号公報に記載のように制御するコントロ
ーラの数が多くなると、コントローラの送受信ステータ
スの監視をソフトウェアで行なっている場合には、監視
プログラムのダイナミックステップが増大して結果的に
プロセッサの通信処理能力が低下するという問題点があ
った。
監視制御を専用プロセッサにするなどの機能分散をする
場合が多いが、このような場合のプロセッサ間通信処理
でのプロセッサ負荷率増大による交換接続ザービスの低
下がしばしば問題になる。たとえば従来のコントローラ
などの通信制？Ｉｌ装置間の通信方法では、特開昭５９
−２１４３５２号公報に記載のように制御するコントロ
ーラの数が多くなると、コントローラの送受信ステータ
スの監視をソフトウェアで行なっている場合には、監視
プログラムのダイナミックステップが増大して結果的に
プロセッサの通信処理能力が低下するという問題点があ
った。
本発明の目的はマルチプロセッサ方式の電子交換機のプ
ロセッサ間１ｆｆｉ信のためのプロセンサ負荷率の増大
を解消して処理能力を向上できる電子交換機のプロセッ
サ間通信方法を提供するにある。
ロセッサ間１ｆｆｉ信のためのプロセンサ負荷率の増大
を解消して処理能力を向上できる電子交換機のプロセッ
サ間通信方法を提供するにある。
本発明は、マルチプロセッサ方式の電子交換機のプロセ
ッサ間通信のためのプロセッサ負荷率の。
ッサ間通信のためのプロセッサ負荷率の。
増大を解消する目的で、多数の通信制御装置の各送受信
状態を集録するステータスレジスタを設け、送受信状態
を監視するプログラムでは上記ステータスレジスタを監
視するようにして、監視プログラムのダイナミックステ
ップを削減するようにした電子交換機のプロセッサ間通
信方法である。
状態を集録するステータスレジスタを設け、送受信状態
を監視するプログラムでは上記ステータスレジスタを監
視するようにして、監視プログラムのダイナミックステ
ップを削減するようにした電子交換機のプロセッサ間通
信方法である。
以下に本発明の一実施例を第１図ないし第５図により説
明する。
明する。
第１図は本発明による電子交換機のプロセッサ間通信方
法の一実施例を示す通信方式図である。
法の一実施例を示す通信方式図である。
第１図において、本通信方式は端末（’に話を含む）Ｔ
の監視制御を専用プロセッサ化して該端末Ｔを制御する
端末制御プロセッサ（ターミナルコントローラ）ＴＣで
検出した端末Ｔの状態変化を簡易的なプロ“１トコルを
もつ通信方式によりスイッチＳＷ０〜ＳＷ、を介してメ
インプロセッサ（セントラルプロセソサ）ＣＰに通知す
る方式である。
の監視制御を専用プロセッサ化して該端末Ｔを制御する
端末制御プロセッサ（ターミナルコントローラ）ＴＣで
検出した端末Ｔの状態変化を簡易的なプロ“１トコルを
もつ通信方式によりスイッチＳＷ０〜ＳＷ、を介してメ
インプロセッサ（セントラルプロセソサ）ＣＰに通知す
る方式である。
そのプロセッサ間通信方法は端末制御プロセッサＴＣと
のインタフェースをなすインタフェース回路Ｉ Ｎ ｉ
”と接続する通話路ハイウェイｔｔｗｏ〜ＨＷ７の特定
の通信チャネルＣＨ１（ｉ番目のタイムスロット）を使
用して制御データの送受信を行なうチャネル通信方式で
あり、スイッチＳ Ｗ 。
のインタフェースをなすインタフェース回路Ｉ Ｎ ｉ
”と接続する通話路ハイウェイｔｔｗｏ〜ＨＷ７の特定
の通信チャネルＣＨ１（ｉ番目のタイムスロット）を使
用して制御データの送受信を行なうチャネル通信方式で
あり、スイッチＳ Ｗ 。
〜ＳＷｏのハイウェイＨＷ ａ〜ＨＷ、のりかえの単位
となるスイッチごとに通信データの送受信制御を行な−
）通（７Ｔ制御装置（コミュニゲーションコントローラ
）ＣＣｏ−ＣＣ０を備える。また本通信方式のシステム
全体の維持管理を行な−）ためのシステムコントローラ
ＳＣををする。
となるスイッチごとに通信データの送受信制御を行な−
）通（７Ｔ制御装置（コミュニゲーションコントローラ
）ＣＣｏ−ＣＣ０を備える。また本通信方式のシステム
全体の維持管理を行な−）ためのシステムコントローラ
ＳＣををする。
第２図は第１図の通信制御装置ＣＣｊおよびシステムコ
ントローラＳＣのハードウェアのレジスタ構成例図であ
る。第２図において、通信制御装置ＣＣｊ 、ＣＣｋな
どにはハイウェイｔ−ｔｗｏ〜ＨＷ？ごとの通信データ
の送受信バッファをなす受信バッフ７ ＨＷ ＲＢ ｏ
〜ＨＷ ＲＢ ｔおよび送信データ制御レジスタＨＷ
ＲＥ Ｇ Ｏ〜ＨＷＲＥＧｆｆと送受信（受信）の状態
を表示するステータスレジスタ５ＲＥＧを偵え、またシ
ステムコント１コーラＳＣ内には通（δ制御装置ＣＣＯ
〜ＣＣイのステータスレジスタ５ＲＥＧでの送受信（受
信）状態表示を集線して表示するマスクステータスレジ
スタＭＳＲＥＧをシステムに１つだけ有する。通信制御
値ｚｃｃ３内のステータスレジスタ５ＲＥＧの各ビット
はスイッチＳＷｊの各ハイウェイＨＷ。
ントローラＳＣのハードウェアのレジスタ構成例図であ
る。第２図において、通信制御装置ＣＣｊ 、ＣＣｋな
どにはハイウェイｔ−ｔｗｏ〜ＨＷ？ごとの通信データ
の送受信バッファをなす受信バッフ７ ＨＷ ＲＢ ｏ
〜ＨＷ ＲＢ ｔおよび送信データ制御レジスタＨＷ
ＲＥ Ｇ Ｏ〜ＨＷＲＥＧｆｆと送受信（受信）の状態
を表示するステータスレジスタ５ＲＥＧを偵え、またシ
ステムコント１コーラＳＣ内には通（δ制御装置ＣＣＯ
〜ＣＣイのステータスレジスタ５ＲＥＧでの送受信（受
信）状態表示を集線して表示するマスクステータスレジ
スタＭＳＲＥＧをシステムに１つだけ有する。通信制御
値ｚｃｃ３内のステータスレジスタ５ＲＥＧの各ビット
はスイッチＳＷｊの各ハイウェイＨＷ。
〜ＨＷ７の番号に対応しており、ハイウェイＨＷｋに受
信データがあるとステータスレジスタ５ＲＥＧのにビッ
トがオン（データ受信表示）となる。
信データがあるとステータスレジスタ５ＲＥＧのにビッ
トがオン（データ受信表示）となる。
またシステムコントローラＳＣのマスクステータスレジ
スタＭ Ｓ ＲＥ Ｇの各ビットは各通信制御装置 ｃ
ｃ ｏ〜ＣＣ，の番号に対応しており、通信制御値’
Ｆｌｃｃ３ に受信データがあるとマスクステータスレ
ジスタＭＳＲＥＧのｊビットがオン（データ受信表示）
となる。
スタＭ Ｓ ＲＥ Ｇの各ビットは各通信制御装置 ｃ
ｃ ｏ〜ＣＣ，の番号に対応しており、通信制御値’
Ｆｌｃｃ３ に受信データがあるとマスクステータスレ
ジスタＭＳＲＥＧのｊビットがオン（データ受信表示）
となる。
第３図は第１図の通信チャネルＣＨ１の通信制御データ
のフレームフォーマットの説明図である。
のフレームフォーマットの説明図である。
第３図において、第１図のハイウェイＨＷ０〜Ｔ（Ｗ、
は多電化された複数チャネル（タイムスロット）から構
成され、そのうちの特定のｉ番目の通信チャネル（タイ
ムスロット）ＣＨｉが通信制御データの送受信に使用さ
れ、他の通信チャネルは通信データ （音声その他）に
使用される。通信チャネルＣＨｉの通信制御データのフ
レームはヘッダ（８ビツト）とデータ長（８ビツト）と
制御コード（８ビツト）とアドレス（８ビツト）とデー
タから構成され、それぞれヘッダはフレーム先頭をあら
れす同期ビット、データ長はデータのサイズ（バイト数
）、制御コードはフレームの種類７渇称、アドレスは通
信相手のプロセッサ番号、データは相手プロセッサへの
データ（可変長）をあられす。
は多電化された複数チャネル（タイムスロット）から構
成され、そのうちの特定のｉ番目の通信チャネル（タイ
ムスロット）ＣＨｉが通信制御データの送受信に使用さ
れ、他の通信チャネルは通信データ （音声その他）に
使用される。通信チャネルＣＨｉの通信制御データのフ
レームはヘッダ（８ビツト）とデータ長（８ビツト）と
制御コード（８ビツト）とアドレス（８ビツト）とデー
タから構成され、それぞれヘッダはフレーム先頭をあら
れす同期ビット、データ長はデータのサイズ（バイト数
）、制御コードはフレームの種類７渇称、アドレスは通
信相手のプロセッサ番号、データは相手プロセッサへの
データ（可変長）をあられす。
第４図は第１図（第２図）の通信制御装置ＣＣｊの通信
制御データの受信方法の説明図である。第４図（第２図
）において、第１１の端末制御プロセッサＴＣで端末′
「の状態変化を検出すると該当するハイウェイＨＷｋの
特定通信チャネルＣＨｔを使用して制御データがスイッ
チＳＷｊの通信制御装置ＣＣｊ側に送信される。すると
通信制御装Ｈｃｃ３側ではスイッチＳＷｊ のハイウェ
イＨＷｋからのｍｌ ？ｉデータの受１言によりステー
タスレジスタ５ＲＥＧのにビットをオン（データ受信表
示）にするとともに、ハイウェイＨＷｋ上の制御データ
をデータ受信バッファＨＷＲＢｋに転送する。
制御データの受信方法の説明図である。第４図（第２図
）において、第１１の端末制御プロセッサＴＣで端末′
「の状態変化を検出すると該当するハイウェイＨＷｋの
特定通信チャネルＣＨｔを使用して制御データがスイッ
チＳＷｊの通信制御装置ＣＣｊ側に送信される。すると
通信制御装Ｈｃｃ３側ではスイッチＳＷｊ のハイウェ
イＨＷｋからのｍｌ ？ｉデータの受１言によりステー
タスレジスタ５ＲＥＧのにビットをオン（データ受信表
示）にするとともに、ハイウェイＨＷｋ上の制御データ
をデータ受信バッファＨＷＲＢｋに転送する。
さらに通信制御装置ＣＣｊ のステータスレジスタ５Ｒ
ＥＧのオンによりシステムコントローラｓｃのマスクス
テータスレジスタＭＳＲＥＧのｊビットをオン（データ
受信表示）にする。
ＥＧのオンによりシステムコントローラｓｃのマスクス
テータスレジスタＭＳＲＥＧのｊビットをオン（データ
受信表示）にする。
第５図は第１図（第２図）の各通信制御装置ＣＣ０〜Ｃ
Ｃ１でのデータ受信状態を管理するメインプロセッサＣ
Ｐの通信制ｍ装２ ＣＣｏ〜ｃｃ。
Ｃ１でのデータ受信状態を管理するメインプロセッサＣ
Ｐの通信制ｍ装２ ＣＣｏ〜ｃｃ。
の監視制御プログラムの制御フロー図である。第５図に
おいて、通信制ｆＩｌ装置ＣＣｏ〜ＣＣ，の監視制御プ
ログラムではメインプロセッサＣＰは一定の周期（例え
ば４ｍ５ｅｃ）でシステムコントローラＳＣ内のマスク
ステータスレジスタＭＳＲＥＧを参照して、マスクステ
ータスレジスタＭＳＲＥＧの各ビットが全て“０”であ
れば全周期では何もせずに処理を終える。またマスクス
テータスレジスタＭＳＲＥＧの各ビットが全てＯ″でな
ければビットの“１” （オン）になっている位置ｊか
ら該当する通信制御装置ＣＣｊ の番号を求め、マスク
ステータスレジスタＭＳＲＥＧの該当ｊビットをリセッ
トした後に該当する通信制御装置ＣＣｊ のステータス
レジスタ５ＲＥＧを参照する。
おいて、通信制ｆＩｌ装置ＣＣｏ〜ＣＣ，の監視制御プ
ログラムではメインプロセッサＣＰは一定の周期（例え
ば４ｍ５ｅｃ）でシステムコントローラＳＣ内のマスク
ステータスレジスタＭＳＲＥＧを参照して、マスクステ
ータスレジスタＭＳＲＥＧの各ビットが全て“０”であ
れば全周期では何もせずに処理を終える。またマスクス
テータスレジスタＭＳＲＥＧの各ビットが全てＯ″でな
ければビットの“１” （オン）になっている位置ｊか
ら該当する通信制御装置ＣＣｊ の番号を求め、マスク
ステータスレジスタＭＳＲＥＧの該当ｊビットをリセッ
トした後に該当する通信制御装置ＣＣｊ のステータス
レジスタ５ＲＥＧを参照する。
この該当ステータスレジスタ５ＲＥＧの各ビットが全て
“０”ならば何もしないが、全て“０”でなければビッ
トの“ｌ” （オン）になゲでいる位ｌｋ力）ら８亥当
するハイウェイＨＷｋの＝突当にビットをリセットした
後に該当ハ・イウェイＨＷ！＜に対応の）ｍ信制御装置
ＣＣｊ の受信バッファＨＷ ＲＢ ｋから受信データ
を取り出す。
“０”ならば何もしないが、全て“０”でなければビッ
トの“ｌ” （オン）になゲでいる位ｌｋ力）ら８亥当
するハイウェイＨＷｋの＝突当にビットをリセットした
後に該当ハ・イウェイＨＷ！＜に対応の）ｍ信制御装置
ＣＣｊ の受信バッファＨＷ ＲＢ ｋから受信データ
を取り出す。
なおシステム全体の維持管理を行なうためのシステムコ
ントローラＳＣの主な１能は、２重系の場合の現用系／
予備系の切替え制御、 システムクロックの供給、シス
テム状Ｊ哀を示す各種ステータスレジスタ（−上記のマ
スクステータスレジスタＭＳＲＥＧはその１つ）による
ソフトウェアへのシステム状態の通知および外部のラン
プ表示、および割込み制御などである。
ントローラＳＣの主な１能は、２重系の場合の現用系／
予備系の切替え制御、 システムクロックの供給、シス
テム状Ｊ哀を示す各種ステータスレジスタ（−上記のマ
スクステータスレジスタＭＳＲＥＧはその１つ）による
ソフトウェアへのシステム状態の通知および外部のラン
プ表示、および割込み制御などである。
上記の通信方式のシステ１１ではハイウニ４ ＨＷ（１
〜ＨＷ、をそれぞれ複数の端末Ｔで共有させる構成をと
っているから、たとえば２５６個の端末Ｔをハイウェイ
ＨＷ、〜ＨＷ７ごとにもたせた場合にはハイウェイＨＷ
、〜ＨＷ、の受信データの有／無は４ｍ５ｅｃ程度の周
期で監視および送受信処理を行わないと端末制御プロセ
ッサＴＣ側で通信不能の遅延を生じることになるが、一
方で従来のように多数あるハイウェイＨＷ０〜ＨＷ、ご
とに受信データの有無を監視し°ζいると監視プログラ
ムのダイナミックステップが大きくなってメインプロセ
ッサＣＰでの処理能力の低下を招くのに対して、本発明
の実施例によれば上記の事態を回避するために受信状態
表示のステータスレジスタをステータスレジスタ５ＲＥ
ＧおよびマスクステータスレジスタＭＳＲＥＧからツリ
ー構造状に構成することにより受信状態の監視プログラ
ムのダイナミックステップを削減して処理能力の低下を
防ぐことができる。
〜ＨＷ、をそれぞれ複数の端末Ｔで共有させる構成をと
っているから、たとえば２５６個の端末Ｔをハイウェイ
ＨＷ、〜ＨＷ７ごとにもたせた場合にはハイウェイＨＷ
、〜ＨＷ、の受信データの有／無は４ｍ５ｅｃ程度の周
期で監視および送受信処理を行わないと端末制御プロセ
ッサＴＣ側で通信不能の遅延を生じることになるが、一
方で従来のように多数あるハイウェイＨＷ０〜ＨＷ、ご
とに受信データの有無を監視し°ζいると監視プログラ
ムのダイナミックステップが大きくなってメインプロセ
ッサＣＰでの処理能力の低下を招くのに対して、本発明
の実施例によれば上記の事態を回避するために受信状態
表示のステータスレジスタをステータスレジスタ５ＲＥ
ＧおよびマスクステータスレジスタＭＳＲＥＧからツリ
ー構造状に構成することにより受信状態の監視プログラ
ムのダイナミックステップを削減して処理能力の低下を
防ぐことができる。
以上のように本発明によれば、マルチプロセッサ方式の
電子交換機のプロセッサ間通信においてデータの送受信
状態を周期監視するさい例えば４ｍ ｓｅｃ程度の高頻
度な監視周期が必要になって処理能力上の問題となるの
を送受信状態を監視するステータスレジスタにマスクス
テータスレジスタを設けてツリー状にサーチすることに
より解消して処理能力の向上をはかることができる。
電子交換機のプロセッサ間通信においてデータの送受信
状態を周期監視するさい例えば４ｍ ｓｅｃ程度の高頻
度な監視周期が必要になって処理能力上の問題となるの
を送受信状態を監視するステータスレジスタにマスクス
テータスレジスタを設けてツリー状にサーチすることに
より解消して処理能力の向上をはかることができる。
第１図は本発明による電子交換機のプロセッサ間通信方
法の一実施例を示す通信方式図、第２図は第１図の通信
制御装置およびシステムコントローラのレジスタ構成図
、第３図は第１図の通信制御データのフレームフォーマ
ットの説明図、第４図は第１図の通信制御データの受信
方法の説明図、第５図は第１図の通信制御装置監視プロ
グラムの制御フロー図である。 Ｔ・・・端末、ＴＣ・・・端末制御プロセッサ、ＩＮＴ
・・・インタフェース回路、ＣＨｉ・・・通信チャネル
、）ＩＷＯ〜ＨＷ？・・・ハイウニ（、ＳＷＱ〜ＳＷ１
・・・スイッチ、ＣＣ，〜ＣＣ，・・・通信制御装置、
ＳＣ・・・システムコントローラ、ＣＰ・・・メインプ
ロセッサ、５ＲＥＧ・・・ステータスレジスタ、ＭＳＲ
ＥＧ・・・マスタステータスレジスタ、ＨＷ ＲＢ ｏ
〜ＨＷＲＢ、・・・受信バンファ、ＨＷ ＲＥ Ｇ、〜
）［ＷＲＥＧ、・・・送信データ制御レジスタ。 代理人 ゛弁理士 秋 木 正 尖塔 １ 図 栴２図 栴 ３ ｚ
法の一実施例を示す通信方式図、第２図は第１図の通信
制御装置およびシステムコントローラのレジスタ構成図
、第３図は第１図の通信制御データのフレームフォーマ
ットの説明図、第４図は第１図の通信制御データの受信
方法の説明図、第５図は第１図の通信制御装置監視プロ
グラムの制御フロー図である。 Ｔ・・・端末、ＴＣ・・・端末制御プロセッサ、ＩＮＴ
・・・インタフェース回路、ＣＨｉ・・・通信チャネル
、）ＩＷＯ〜ＨＷ？・・・ハイウニ（、ＳＷＱ〜ＳＷ１
・・・スイッチ、ＣＣ，〜ＣＣ，・・・通信制御装置、
ＳＣ・・・システムコントローラ、ＣＰ・・・メインプ
ロセッサ、５ＲＥＧ・・・ステータスレジスタ、ＭＳＲ
ＥＧ・・・マスタステータスレジスタ、ＨＷ ＲＢ ｏ
〜ＨＷＲＢ、・・・受信バンファ、ＨＷ ＲＥ Ｇ、〜
）［ＷＲＥＧ、・・・送信データ制御レジスタ。 代理人 ゛弁理士 秋 木 正 尖塔 １ 図 栴２図 栴 ３ ｚ
Claims (1)
- １、マルチプロセッサ方式の電子交換機のプロセッサ間
通信方法において、プロセッサ間通信処理ハードウェア
の状態を集線するステータスレジスタを設けることによ
り、監視する通信制御ハードウェアレジスタを局在化し
て、監視プログラムのダイナミックステップを削減する
ことを特徴とする電子交換機のプロセッサ間通信方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61026921A JPH0759097B2 (ja) | 1986-02-12 | 1986-02-12 | 電子交換機におけるプロセッサ間通信方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61026921A JPH0759097B2 (ja) | 1986-02-12 | 1986-02-12 | 電子交換機におけるプロセッサ間通信方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62186692A true JPS62186692A (ja) | 1987-08-15 |
| JPH0759097B2 JPH0759097B2 (ja) | 1995-06-21 |
Family
ID=12206649
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61026921A Expired - Fee Related JPH0759097B2 (ja) | 1986-02-12 | 1986-02-12 | 電子交換機におけるプロセッサ間通信方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0759097B2 (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58146193A (ja) * | 1982-02-24 | 1983-08-31 | Fujitsu Ltd | プロセツサ間通信方式 |
-
1986
- 1986-02-12 JP JP61026921A patent/JPH0759097B2/ja not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58146193A (ja) * | 1982-02-24 | 1983-08-31 | Fujitsu Ltd | プロセツサ間通信方式 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0759097B2 (ja) | 1995-06-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6070219A (en) | Hierarchical interrupt structure for event notification on multi-virtual circuit network interface controller | |
| US20020112089A1 (en) | Method and system for supporting a system call and interprocess communication in a fault-tolerant,scalable distributed computer environment | |
| JPS62227243A (ja) | 伝送制御方式 | |
| KR20000006576A (ko) | 디지탈데이터처리시스템내의다수의호스트컴퓨터사이에서자원의공유를용이하게하기위한시스템 | |
| TW200421155A (en) | Switching system for operation priority of I/O unit and method thereof | |
| US5664090A (en) | Processor system and method for maintaining internal state consistency between active and stand-by modules | |
| JP2769118B2 (ja) | 並列処理における資源割振り同期化方法およびシステム | |
| JPS62186692A (ja) | 電子交換機におけるプロセッサ間通信方法 | |
| US5764998A (en) | Method and system for implementing a distributed interrupt controller | |
| JPH08316957A (ja) | 二重化ネットワーク管理システム | |
| JP2002345144A (ja) | 変電所用保護制御システム | |
| JPH06187066A (ja) | 複数の中央演算処理装置を有するマイクロプロセッサ | |
| JPH09190417A (ja) | マルチプロセッサシステム | |
| JPH0228866A (ja) | ログイン切替え方式 | |
| JPH01243797A (ja) | プロセッサ間通信方式 | |
| JPH06152570A (ja) | 二重化データ処理装置における系切替え処理方式 | |
| JPH0728751A (ja) | 転送制御装置 | |
| JPH0468457A (ja) | ネットワーク管理システムのマネージャ装置 | |
| JPH04107607A (ja) | シーケンス制御装置 | |
| JPH05204878A (ja) | インタフェース制御システム | |
| JPS61131057A (ja) | シリアルｉ／ｏ方式 | |
| JPS6326758A (ja) | 動的ポ−リングによるパケツト通信装置 | |
| JPH0325655A (ja) | 中央処理装置間制御方式 | |
| KR20010035652A (ko) | 통신 시스템에서의 프로세서간 통신을 위한 에이치디엘씨 제어장치 및 방법 | |
| JPH03139050A (ja) | 通信制御装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |