JPS62185424A - デイジタル回線試験装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明はディジタル伝送テステムにおけるディジタル回
線試験装置に関する。

（従来の技術） 従来のディジタル伝送システム（以下、単に伝送システ
ムという）のディジタル回線の試験装置は試験用のラン
ダムデータ発生機構と、伝送誤り計測機構を主要な機構
として有し、被試験回線を有する伝送システムの外部に
、端末装置として接続させて回線試験を行なっている。

（発明が解決しようとする問題点） 上述のような従来の回線試験装置では、被試験回線の設
定は伝送システムを管理する遠隔制御装置によって行な
われ、また試験の開始は被試験回線自体により行なうと
いう２カ所で行なう不便さがあった。

また、端末装置として伝送システムに接続する必要から
、電話回線容量の６４ｋｂｐｓ単位で回線試験を行なう
ことになり、大容量の回線試験を行なうには回線のイン
タフェースを構成する必要があった。

本発明は上述のような従来装置の問題点に鑑み、回線試
験の管理を簡易にし、また、大容量の回線試験をインタ
フェースを必要とすることなく、全容量同時に行なうこ
とが可能な回線試験装置の提供を目的とする。

（問題点を解決するための手段） 本発明は一ヒ記の目的を達成するため、回線試験装置全
体を伝送システム自体に内蔵させ、大容量回線試験にお
いてもインタフェースを使用することなく直接接続して
試験を行なう構成にしたものである。

（作　用） 本発明は上記の構成を採るから、被試験回線の設定およ
び試験の開始、終了等を伝送システムを管理する遠隔制
御装置によって、一括制御することが可能になり、また
、伝送システム内の大容量。

回線に直接接続することによって、　６４ｋｂｐｓを単
位として任意の大容量の回線試験を容易に行なうことが
可能になる。

（実施例） 以下、本発明を実施例により図面を用いて詳細に説明す
る。

図は本発明の一実施例の構成を含むディジタル伝送シス
テムの要部を示すブロック図で、ａは回線試験の開始・
設定を行なう遠隔制御装置、ｂはデータ折り返しの可能
な回線縮装［、Ｃは回線制御装置、ｄは本発明のディジ
タル回線試験装置（以下１本発明装置という）である。

なお、ｅは時分割多重通信路、ｆはｃｐｕ間結合回路で
ある。

また、本発明装置ｄにおいて、１は回線試験を管理する
マイクロｃｐｕ回路、２は試験用ランダムデータ（以下
、試験用データという）を保存し、かつ、送信試験用デ
ータ量のカウンタを有するデータ記憶部、３は試験用デ
ータ即時比較回路、誤り計測回路、および受信試験用デ
ータ量のカウンタを有するデータ比較部、４は試験用デ
ータを時分割多重通信路ｅに送出する出力制御部、５は
反対に時分割多重通信路ｅから試験用データを取込む入
力制御部、６は遠隔制御装置ａによって指定された送・
受信タイムスロットを検出するタイムスロット検出部で
ある。

さらに、回線制御装置Ｃは遠隔制御装置ａとマイクロｃ
ｐｕ回路１、および本発明袋［ｄと回線縮装＠ｂとの間
を接続している。

このような構成で、まず遠隔制御袋［ａから。

被試験回線、および試験用データのフォーマットを指定
する。この時、指定される被試験回線の回線縮装Ｗｂは
試験用データの折り返しを行なうように設定される。ま
た１時分割多重通信路ｅにおける送信タイムスロットお
よび受信タイムスロットの指定は、遠隔制御装置ａから
回線制御袋［Ｑに出力され、そしてさらにマイクロＱｐ
ｕ回路１を経てタイムスロット検出部６に伝達されるこ
とによって行なわれる６試験用データはマイクロＣｐｕ
回路１を経てデータ記憶部２およびデータ比較部３に伝
達される。

次にマイクロｃｐｕ回路１において回線試験用ランダム
データ、つまり試験用データを発生し。

データ記憶部２に保存させる。

ここで回線試験において比較開始点を検出するために、
１バイトのＯ以外のデータで構成されるスタートコード
が、上記、試験用データの先頭に付加されている。つぎ
に遠隔制御装置ａから回線試験開始が指令される。この
指令によりマイクロＱｐｕ回路１はデータ記憶部２に対
して、試験開始指令をだし、データ記憶部２は試験用デ
ータを出力制御部４を経て時分割多重通信路ｅに出力さ
せる。

この時、試験用データを時分割多重通信路ｅに出力する
場合、タイムスロット検出部６は送信タイムスロットを
検出すれば、それを出力制御部４に伝え、その出力制御
部４は試験用データを時分割多重通信路ｅに送出するよ
うにし、同様に送信タイムスロットを検出するごとに、
試験用データを次々に時分割多重通信路ｅに送出する。

このようにして送出が指定データ量に達したならば送信
を終了する。

上記のようにして送られた試験用データ、つまり、送信
データは指定した伝送回線に送られ１回線端装置すによ
り折り返され、受信側では受信タイムスロットをタイム
スロット検出部６により検出する毎に、試験用データを
入力制御部５に取り込む。そこで試験用データの先頭の
データ、つまり、スタートコードが検出されると、その
次の試験用データからデータ記憶部２の該当する試験用
データを参照し比較を行なう。

このようにして順次、各回線について比較を行ない、そ
の誤り数をカウントしてデータ比較部３に保存する。

上記のようにして受信する回線端装置すから折り返され
た試験用データ、つまり、受信データが指定データ量に
達したならば、受信終了をマイクロｃｐｕ回路１に知ら
せる。マイクロｃｐｕ回路１は、ここでデータ比較部３
から誤り数を読出して誤り率を求め、その結果をｃｐｕ
間結合回路ｆを経て遠隔制御装置ａに送出し、ディジタ
ル回線試験が終了することになる。

以上、本発明を一実施例により説明したが、タイムスロ
ットの割当を複数にすることによって。

大容量回線の試験を行なうことができることは説明する
までもない。

（発明の効果） 本発明によれば、簡易な構成で回線試験を一括して遠隔
制御装置から全回線を自動的に、しかも任意の容量をも
つ大容量回線に対しても一度に行なうことが可能であり
、極めて著しい効果を奏する。

【図面の簡単な説明】

図は本発明の一実施例の構成を含むディジタル伝送シス
テムの要部を示すブロック図である。 ａ・・・遠隔制御装置、　ｂ・・・回線端装置、Ｃ・・
・回線制御装置、　ｄ・・・回線試験装置、ｅ・・・時
分割多重通信路、　　ｆ・・・ｃｐｕ間結合回路、　１
・・・マイクロｃｐｕ回路、　２・・・データ記憶部、
　３・・・データ比較部、４・・・出力制御部、　５・
・・入力制御部、　６・・・タイムスロット検出部。

Claims (1)

【特許請求の範囲】
1. 時分割多重通信路を有して構成されるディジタル伝送シ
   ステムにおいて、プログラム可能な回線試験用ランダム
   データの発生装置と、その出力の回線試験用ランダムデ
   ータを、上記時分割多重通信路に送信して送信データと
   し、またその送信データをディジタル伝送システムに有
   する回線端装置から折り返して、同じく上記時分割多重
   通信路に受信データとして伝送する全二重伝送回路と、
   それら送・受信データの即時比較回路および誤り計測回
   路と、マイクロｃｐｕ回路と、およびｃｐｕ間結合回路
   とにより構成したディジタル回線の試験装置を内蔵させ
   、当該ディジタル伝送システムに有する遠隔制御装置に
   より、全ディジタル回線の自動回線試験を行なうための
   指令を送出することを特徴とするディジタル回線試験装
   置。