JPS62177952A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS62177952A JPS62177952A JP1933886A JP1933886A JPS62177952A JP S62177952 A JPS62177952 A JP S62177952A JP 1933886 A JP1933886 A JP 1933886A JP 1933886 A JP1933886 A JP 1933886A JP S62177952 A JPS62177952 A JP S62177952A
- Authority
- JP
- Japan
- Prior art keywords
- lead
- tie bar
- lead frame
- boundary
- narrow
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000463 material Substances 0.000 abstract description 7
- 229910000679 solder Inorganic materials 0.000 abstract description 4
- 238000005476 soldering Methods 0.000 abstract 1
- 239000011347 resin Substances 0.000 description 5
- 229920005989 resin Polymers 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 5
- 101100327917 Caenorhabditis elegans chup-1 gene Proteins 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 238000007789 sealing Methods 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 238000004806 packaging method and process Methods 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000009957 hemming Methods 0.000 description 1
- 229910052742 iron Inorganic materials 0.000 description 1
- JEIPFZHSYJVQDO-UHFFFAOYSA-N iron(III) oxide Inorganic materials O=[Fe]O[Fe]=O JEIPFZHSYJVQDO-UHFFFAOYSA-N 0.000 description 1
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 description 1
- 230000005012 migration Effects 0.000 description 1
- 238000013508 migration Methods 0.000 description 1
- 235000011962 puddings Nutrition 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49541—Geometry of the lead-frame
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/306—Lead-in-hole components, e.g. affixing or retention before soldering, spacing means
- H05K3/308—Adaptations of leads
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置に用いられるリードフレームに関す
る。
る。
IC,LSI等の半導体装置は、第5図に示すようなリ
ードフレームのパッド1に半導体素子を固着し、この半
導体素子の端子とリードフレームのインナーリード2と
を金線あるいはアルミ線のボンディングにより接続し、
更にこれらを樹脂で封止することにより製造されている
。
ードフレームのパッド1に半導体素子を固着し、この半
導体素子の端子とリードフレームのインナーリード2と
を金線あるいはアルミ線のボンディングにより接続し、
更にこれらを樹脂で封止することにより製造されている
。
ここで、タイバー3はアウターリード4を組立完了まで
安定させ、かつ樹脂封止の際に、第6図に示すように樹
脂封止部5から流出する樹脂6の流れ止めとして作用し
ている。さらに、タイバー3は、パッケージ後例えばメ
ッキするようなものには、各リード間を導通させるため
の導通用のリード線の役目もする。
安定させ、かつ樹脂封止の際に、第6図に示すように樹
脂封止部5から流出する樹脂6の流れ止めとして作用し
ている。さらに、タイバー3は、パッケージ後例えばメ
ッキするようなものには、各リード間を導通させるため
の導通用のリード線の役目もする。
(発明が解決しようとする問題点〕
上記タイバー3は、パッケージ後、1〜リム&ボーミン
グ金型で切り落とされるが、このタイバーカットにより
予めメッキ処理されていたリードは、タイバー3と接続
されていた部分(破断面)において母材が露出する。
グ金型で切り落とされるが、このタイバーカットにより
予めメッキ処理されていたリードは、タイバー3と接続
されていた部分(破断面)において母材が露出する。
したがって、この種のリードフレームを用いた半導体装
置は、プリント配線板に実装後、リードフレームの用材
が銅の場合、上記破断面においてカッパーマイグレイジ
ョン(copper mtgra口on)が発生号る可
能性があり、またRf tAが鉄系の場合には上記破断
面(4−おいて銹が弁tIシ、これにより製品の信頼f
1を落どすという問題があった。
置は、プリント配線板に実装後、リードフレームの用材
が銅の場合、上記破断面においてカッパーマイグレイジ
ョン(copper mtgra口on)が発生号る可
能性があり、またRf tAが鉄系の場合には上記破断
面(4−おいて銹が弁tIシ、これにより製品の信頼f
1を落どすという問題があった。
本発明は上記実情t= iみ−てなされkもので、タイ
バーカッ1〜によ−)で母材が露出する部分(メッキさ
れない部分)による弊害を除去することができるリード
フレームを提供することを目的どする。
バーカッ1〜によ−)で母材が露出する部分(メッキさ
れない部分)による弊害を除去することができるリード
フレームを提供することを目的どする。
〔問題員を解決でるための手段)
この発明は上記目的を達成づるために、プリン1〜配線
板に実装り−る際に該プリン1〜配線根に挿入されるリ
ード狭幅部と、このリード狭幅部ど連続するリード広幅
部との境界に各リード間を連結するタイバーを形成Jる
ようにしている。
板に実装り−る際に該プリン1〜配線根に挿入されるリ
ード狭幅部と、このリード狭幅部ど連続するリード広幅
部との境界に各リード間を連結するタイバーを形成Jる
ようにしている。
すなわち、タイバーを」−記境界に形成したことにより
、タイバーカットにJ、ってR1tAが露出づる部分も
、上記リード狭幅部とリード広幅部との境界付近と4≧
る。この境界付近は、リード狭幅部をプリン1〜配線板
に挿入したのらに半田処理される部分ぐあるlこめ、上
記露出部分は半田で覆われる。
、タイバーカットにJ、ってR1tAが露出づる部分も
、上記リード狭幅部とリード広幅部との境界付近と4≧
る。この境界付近は、リード狭幅部をプリン1〜配線板
に挿入したのらに半田処理される部分ぐあるlこめ、上
記露出部分は半田で覆われる。
以F1本発明を添付図面を参照しC詳細に説明する。。
第1図は本発明に係るリードフレームの要部拡大図で゛
ある。同図において、1041崖導体装置をプリン1〜
配線板に実装する際にイのプリンミル配線機に挿入され
るリード狭幅部、11はリード狭幅部10に連続Jるリ
ード広幅部、12は各リード間を連結づるタイバ〜であ
る。1 1jなわら、タイバ−128リード狭幅部10とリード
広幅部11との境界に形成りるJ2うにしている。そし
て、このリード部分はメツ−1−丁稈C半1■]メ・ン
4二がf血される。
ある。同図において、1041崖導体装置をプリン1〜
配線板に実装する際にイのプリンミル配線機に挿入され
るリード狭幅部、11はリード狭幅部10に連続Jるリ
ード広幅部、12は各リード間を連結づるタイバ〜であ
る。1 1jなわら、タイバ−128リード狭幅部10とリード
広幅部11との境界に形成りるJ2うにしている。そし
て、このリード部分はメツ−1−丁稈C半1■]メ・ン
4二がf血される。
このようにして形成されたタイバー12を右するリード
フレームは、半導体素子をパツクージしたのら、1ヘリ
ミング&ノA−ミング金型で第2図(a)〜(d)に小
1J、うにタイバーカッ1へされる。
フレームは、半導体素子をパツクージしたのら、1ヘリ
ミング&ノA−ミング金型で第2図(a)〜(d)に小
1J、うにタイバーカッ1へされる。
第2図(a)〜(d)はそれぞれ上記タイバー12をタ
イバーカッ1〜する場合の−・例を承りもの−(〕− で、タイバーカッ1−によつC切り落どされる部分を斜
線で示している。
イバーカッ1〜する場合の−・例を承りもの−(〕− で、タイバーカッ1−によつC切り落どされる部分を斜
線で示している。
なお、タイバーカッ1へにJ、って切り落とず部分の形
状、すなわちタイバーカッ1〜によって母材が露出づ−
るリード狭幅部10とリード広幅部との境界の破断形状
は、上記実施例に限らず、タイバーカッ1〜の刃物形状
にJ、って適宜変更できるものである。
状、すなわちタイバーカッ1〜によって母材が露出づ−
るリード狭幅部10とリード広幅部との境界の破断形状
は、上記実施例に限らず、タイバーカッ1〜の刃物形状
にJ、って適宜変更できるものである。
第3図(a>および(b)は、それぞれ第2図(a)お
よび(d)に示寸ようにタイバーカッ1〜されたリード
をプリント配線板13の孔13aに挿入した状態に関1
ノで示している。これらの図からも明らかなように第3
図(a)に示1リードはカットされたデーパ−面によっ
てリードが孔13aの中心に案内されるが、第3図(b
)に示すリードは横方向に位置ずれが生じる場合があり
、前者のタイバーカッ1〜の方が好ましい。
よび(d)に示寸ようにタイバーカッ1〜されたリード
をプリント配線板13の孔13aに挿入した状態に関1
ノで示している。これらの図からも明らかなように第3
図(a)に示1リードはカットされたデーパ−面によっ
てリードが孔13aの中心に案内されるが、第3図(b
)に示すリードは横方向に位置ずれが生じる場合があり
、前者のタイバーカッ1〜の方が好ましい。
第4図は、第2図(a)に示1ようにタイバーカットさ
れたリードをプリント配線板13の孔13aに挿入した
のち、この挿入部分を半田処理した場合に関して示して
いる。この場合、タイバーカットによって母材が露出し
でいるテーパー面14a、14.bは、半田15で覆わ
れるようになる。なお、第4図(b>は第4図(a)の
A へ断面図である。
れたリードをプリント配線板13の孔13aに挿入した
のち、この挿入部分を半田処理した場合に関して示して
いる。この場合、タイバーカットによって母材が露出し
でいるテーパー面14a、14.bは、半田15で覆わ
れるようになる。なお、第4図(b>は第4図(a)の
A へ断面図である。
以」−説明したように本発明によれば、タイバーをリー
ド狭幅部と広幅部との境界に形成4るJ、うにしたため
、り、イバーカツ1〜によ・)でリードフレームの母材
が露出する部分を、プリント配線板に実装する際に十[
(]処理される箇所どすることができ、これによりタイ
パーツJツ1へによってfJJ材が露出することによる
弊害を除去づることがぐきる。
ド狭幅部と広幅部との境界に形成4るJ、うにしたため
、り、イバーカツ1〜によ・)でリードフレームの母材
が露出する部分を、プリント配線板に実装する際に十[
(]処理される箇所どすることができ、これによりタイ
パーツJツ1へによってfJJ材が露出することによる
弊害を除去づることがぐきる。
【図面の簡単な説明】
第1図は本発明に係るリードフレームの要部拡大図、第
2図(a)〜(d)はイれぞれ第1図におけるタイバー
をタイバーカットする場合の一例を示づ一図、第3図(
a)および(b)はそれぞれ第2図(a)おJ、び(d
)に示づ−ようにタイバ−カットされたリードをプリン
ト配線板の孔に挿入した状態を示す図、第4図(a)は
第3図(a)のリードを半田処理した状態を示ず図、第
4図(b)は第4図(a)のA−A断面図であり、第5
図は従来構造のリードフレームを示す平面図、第6図は
従来構造のリードフレームに樹脂封止を施した状態を示
す平面図である。 10・・・リード狭幅部、11・・・リード広幅部、1
2・・・タイバー、13・・・プリント配線板、15・
・・半田。 第1図 (a) (b) (() (d) (Q) (b)第3図 (G) (b)第4図 第5図 第6図
2図(a)〜(d)はイれぞれ第1図におけるタイバー
をタイバーカットする場合の一例を示づ一図、第3図(
a)および(b)はそれぞれ第2図(a)おJ、び(d
)に示づ−ようにタイバ−カットされたリードをプリン
ト配線板の孔に挿入した状態を示す図、第4図(a)は
第3図(a)のリードを半田処理した状態を示ず図、第
4図(b)は第4図(a)のA−A断面図であり、第5
図は従来構造のリードフレームを示す平面図、第6図は
従来構造のリードフレームに樹脂封止を施した状態を示
す平面図である。 10・・・リード狭幅部、11・・・リード広幅部、1
2・・・タイバー、13・・・プリント配線板、15・
・・半田。 第1図 (a) (b) (() (d) (Q) (b)第3図 (G) (b)第4図 第5図 第6図
Claims (1)
- プリント配線板に実装する際に該プリント配線板に挿
入されるリード狭幅部と、このリード狭幅部と連続する
リード広幅部との境界に各リード間を連結するタイバー
を形成したことを特徴とするリードフレーム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1933886A JPS62177952A (ja) | 1986-01-31 | 1986-01-31 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1933886A JPS62177952A (ja) | 1986-01-31 | 1986-01-31 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS62177952A true JPS62177952A (ja) | 1987-08-04 |
JPH0381307B2 JPH0381307B2 (ja) | 1991-12-27 |
Family
ID=11996614
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1933886A Granted JPS62177952A (ja) | 1986-01-31 | 1986-01-31 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS62177952A (ja) |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6234445U (ja) * | 1985-08-20 | 1987-02-28 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5942118A (ja) * | 1982-08-31 | 1984-03-08 | Furukawa Alum Co Ltd | 間接押出プレスのビレツト装入方法 |
-
1986
- 1986-01-31 JP JP1933886A patent/JPS62177952A/ja active Granted
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6234445U (ja) * | 1985-08-20 | 1987-02-28 |
Also Published As
Publication number | Publication date |
---|---|
JPH0381307B2 (ja) | 1991-12-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7023074B2 (en) | Enhanced solder joint strength and ease of inspection of leadless leadframe package (LLP) | |
JP4731021B2 (ja) | 半導体装置の製造方法および半導体装置 | |
TW544883B (en) | Manufacturing method of semiconductor device | |
EP2622635B1 (en) | Singulation of ic packages | |
US6611049B2 (en) | Semiconductor device with chamfered substrate and method of making the same | |
US6774500B1 (en) | Substrate for semiconductor device, semiconductor chip mounting substrate, semiconductor device and method of fabrication thereof, and circuit board, together with electronic equipment | |
JPS5821847A (ja) | 電子部品取付用構成体の製造方法 | |
JPS62177952A (ja) | 半導体装置の製造方法 | |
JPH02302068A (ja) | トランスファーモールド型混成集積回路 | |
JPH08139220A (ja) | リードレスチップキャリア及びその製造方法 | |
KR200243279Y1 (ko) | 반도체장치용써킷테이프 | |
JP2741787B2 (ja) | リードフレーム切断方法 | |
JPH0738036A (ja) | 半導体装置の製造方法 | |
JPS6038291Y2 (ja) | チツプ搭載用のプリント配線板 | |
JP2840293B2 (ja) | Tab用テープ及びこれを用いた半導体装置 | |
JPH03120854A (ja) | 樹脂封止型半導体装置 | |
JP2923012B2 (ja) | プリント配線板 | |
JPH04326755A (ja) | 樹脂封止型半導体装置およびその製造方法 | |
JPH04162466A (ja) | 半導体装置用リードフレーム | |
JPH05259361A (ja) | 樹脂封止型半導体装置 | |
JPH07288297A (ja) | 電子回路部品及びその製造方法 | |
JPH01216563A (ja) | リードフレームの製造方法 | |
JPS63120454A (ja) | 半導体装置 | |
JP3507746B2 (ja) | 半導体パッケージ、半導体装置及びフィルム基板 | |
JPH02270360A (ja) | 半導体装置のリードフレーム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |