JP3507746B2 - 半導体パッケージ、半導体装置及びフィルム基板 - Google Patents
半導体パッケージ、半導体装置及びフィルム基板Info
- Publication number
- JP3507746B2 JP3507746B2 JP2000003098A JP2000003098A JP3507746B2 JP 3507746 B2 JP3507746 B2 JP 3507746B2 JP 2000003098 A JP2000003098 A JP 2000003098A JP 2000003098 A JP2000003098 A JP 2000003098A JP 3507746 B2 JP3507746 B2 JP 3507746B2
- Authority
- JP
- Japan
- Prior art keywords
- lead line
- film substrate
- main body
- semiconductor package
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/15165—Monolayer substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16195—Flat cap [not enclosing an internal cavity]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
Landscapes
- Wire Bonding (AREA)
- Lead Frames For Integrated Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は半導体パッケージ、
半導体装置及びフィルム基板に関し、より詳細には、高
速信号の伝送特性に優れ、高周波用の半導体素子を好適
に搭載できる半導体パッケージ及び半導体装置並びにこ
れに好適に使用できるフィルム基板に関する。
半導体装置及びフィルム基板に関し、より詳細には、高
速信号の伝送特性に優れ、高周波用の半導体素子を好適
に搭載できる半導体パッケージ及び半導体装置並びにこ
れに好適に使用できるフィルム基板に関する。
【０００２】
【従来の技術】高周波用の半導体素子を搭載した半導体
装置を実装基板に実装する方法としては、実装基板に半
導体装置を収納する堀り込みを設け、堀り込みに半導体
装置を収納し、半導体パッケージの本体から外方に延出
する接続用のリード線路を実装基板に接続して実装する
方法が一般的であり、他の方法として、半導体パッケー
ジの本体から外方に延出する接続用のリード線路をガル
ウイング状に曲げ成形して実装基板に表面実装可能とす
る方法がある。
装置を実装基板に実装する方法としては、実装基板に半
導体装置を収納する堀り込みを設け、堀り込みに半導体
装置を収納し、半導体パッケージの本体から外方に延出
する接続用のリード線路を実装基板に接続して実装する
方法が一般的であり、他の方法として、半導体パッケー
ジの本体から外方に延出する接続用のリード線路をガル
ウイング状に曲げ成形して実装基板に表面実装可能とす
る方法がある。
【０００３】図９は、表面実装可能とした半導体パッケ
ージの例を示すもので、半導体パッケージの本体１０の
外周縁にガルウイング状に曲げ成形したリード線路１２
を接合している。このような表面実装可能な製品を実装
する場合は、実装基板に半導体装置を収納するための堀
り込みを設ける必要がなく実装基板の製造が容易になる
という利点と、堀り込みを設けた場合は、実装基板の堀
り込み部分に回路を引き回すことができなくなるのに対
し、半導体装置を実装する部位にも回路を形成すること
ができ、これによって実装基板の配線密度を上げること
ができるという利点がある。しかしながら、表面実装す
るために接続用のリード線路をガルウイング状に曲げ成
形した場合は、パッケージの本体と実装基板とを接続す
るリード線路部分の長さがリード線路を平坦状に成形し
た場合にくらべて長くなり、この接続部分でインピーダ
ンス整合がとれないと信号の反射、共振といった伝送損
失が生じるという問題がある。
ージの例を示すもので、半導体パッケージの本体１０の
外周縁にガルウイング状に曲げ成形したリード線路１２
を接合している。このような表面実装可能な製品を実装
する場合は、実装基板に半導体装置を収納するための堀
り込みを設ける必要がなく実装基板の製造が容易になる
という利点と、堀り込みを設けた場合は、実装基板の堀
り込み部分に回路を引き回すことができなくなるのに対
し、半導体装置を実装する部位にも回路を形成すること
ができ、これによって実装基板の配線密度を上げること
ができるという利点がある。しかしながら、表面実装す
るために接続用のリード線路をガルウイング状に曲げ成
形した場合は、パッケージの本体と実装基板とを接続す
るリード線路部分の長さがリード線路を平坦状に成形し
た場合にくらべて長くなり、この接続部分でインピーダ
ンス整合がとれないと信号の反射、共振といった伝送損
失が生じるという問題がある。
【０００４】半導体装置と実装基板との接続部分におけ
る伝送損失は信号が高速になるほど無視できなくなる。
したがって、高速信号を扱う半導体パッケージでは信号
伝送路における伝送損失をできるだけ小さくすることを
考慮しなければならない。図１０は、半導体パッケージ
を実装基板に表面実装する場合に、半導体パッケージと
実装基板との接続部での伝送損失を低減させる方法とし
て本出願人が提案した方法である（特開平5-183310号公
報）。同図で１４が実装基板、１５が半導体装置、１０
が半導体パッケージの本体、１１が半導体素子である。
る伝送損失は信号が高速になるほど無視できなくなる。
したがって、高速信号を扱う半導体パッケージでは信号
伝送路における伝送損失をできるだけ小さくすることを
考慮しなければならない。図１０は、半導体パッケージ
を実装基板に表面実装する場合に、半導体パッケージと
実装基板との接続部での伝送損失を低減させる方法とし
て本出願人が提案した方法である（特開平5-183310号公
報）。同図で１４が実装基板、１５が半導体装置、１０
が半導体パッケージの本体、１１が半導体素子である。
【０００５】この半導体装置１５は半導体パッケージの
本体１０の外周縁に、樹脂フィルム１６の一方の面に信
号線リード線路１８を形成し他方の面に接地層１９を形
成したフィルム基板２０を接続したものである。接地層
１９は樹脂フィルム１６の他方の面に銅箔等を被着して
形成され、接地電位に設定される。フィルム基板２０
は、所定の誘電率を有する樹脂フィルム１６を使用する
ことにより、信号線リード線路１８がマイクロストリッ
プライン構造となり、半導体装置と実装基板１４との接
続部分でのインピーダンスを整合することが可能にな
る。
本体１０の外周縁に、樹脂フィルム１６の一方の面に信
号線リード線路１８を形成し他方の面に接地層１９を形
成したフィルム基板２０を接続したものである。接地層
１９は樹脂フィルム１６の他方の面に銅箔等を被着して
形成され、接地電位に設定される。フィルム基板２０
は、所定の誘電率を有する樹脂フィルム１６を使用する
ことにより、信号線リード線路１８がマイクロストリッ
プライン構造となり、半導体装置と実装基板１４との接
続部分でのインピーダンスを整合することが可能にな
る。
【０００６】
【発明が解決しようとする課題】上述した半導体パッケ
ージの本体１０の外周縁にフィルム基板２０を接続した
半導体装置では、フィルム基板２０を平坦状に延出させ
て実装する場合は問題ないが、信号線リード線路１８を
ガルウイング状に曲げる場合は、フィルム基板２０自体
を曲げ成形しなくてはならないため、とくに、図９に示
すようなクワッドタイプの半導体パッケージの場合はフ
ィルム基板２０の曲げ成形が困難であり、量産する場合
に問題があった。
ージの本体１０の外周縁にフィルム基板２０を接続した
半導体装置では、フィルム基板２０を平坦状に延出させ
て実装する場合は問題ないが、信号線リード線路１８を
ガルウイング状に曲げる場合は、フィルム基板２０自体
を曲げ成形しなくてはならないため、とくに、図９に示
すようなクワッドタイプの半導体パッケージの場合はフ
ィルム基板２０の曲げ成形が困難であり、量産する場合
に問題があった。
【０００７】本発明は、これらの問題点を解消すべくな
されたものであり、その目的とするところは、半導体素
子を搭載する本体に接続部分をガルウイング状に曲げ成
形したフィルム基板を接合することによって表面実装可
能とするとともに、高周波信号を伝送させるリード線路
についてはインピーダンスを整合させることによって信
号の伝送損失を抑え、高速信号特性に優れた半導体パッ
ケージ及び半導体装置を提供し、かつこれらの半導体パ
ッケージ及び半導体装置の製造に好適に使用することが
できるフィルム基板を提供しようとするものである。
されたものであり、その目的とするところは、半導体素
子を搭載する本体に接続部分をガルウイング状に曲げ成
形したフィルム基板を接合することによって表面実装可
能とするとともに、高周波信号を伝送させるリード線路
についてはインピーダンスを整合させることによって信
号の伝送損失を抑え、高速信号特性に優れた半導体パッ
ケージ及び半導体装置を提供し、かつこれらの半導体パ
ッケージ及び半導体装置の製造に好適に使用することが
できるフィルム基板を提供しようとするものである。
【０００８】
【課題を解決するための手段】上記目的を達成するた
め、本発明は次の構成を備える。すなわち、半導体素子
を搭載する本体に、該本体とは別体に形成したフィルム
基板が、該フィルム基板に形成されたリード線路と前記
本体に形成された配線パターンとが電気的に接続されて
接合された半導体パッケージにおいて、前記フィルム基
板が、枠状に形成された外枠と、該外枠の内側から前記
本体の配線パターンに向けて延出された切片部とが一体
に形成された誘電体フィルムを基体とし、該基体の一方
の面に、切片部の内端側に配置された一端が前記配線パ
ターンに接続され、外枠に配置された他端が外部と接続
されるリード線路が形成され、他方の面に、該リード線
路を所定のインピーダンスに整合させる接地層が形成さ
れているとともに、前記リード線路及び接地層が形成さ
れた切片部が所定形状に曲げ成形されていることを特徴
とする。また、前記リード線路の一端及び他端に対応す
る前記誘電体フィルムの他方の面に接続電極が形成さ
れ、リード線路、誘電体フィルム及び接続電極を貫通し
て形成された貫通孔に、はんだ等の接合金属が充填され
て前記配線パターンとリード線路とが接合されているこ
とを特徴とする。また、前記本体が、上面に半導体素子
を搭載する搭載部が形成され、該搭載部を囲んで半導体
素子を収納可能な枠状の封止枠が形成されているととも
に、該封止枠の外側の本体の縁部に、フィルム基板に形
成されたリード線路を接続する接続部が配置されている
ことを特徴とする。
め、本発明は次の構成を備える。すなわち、半導体素子
を搭載する本体に、該本体とは別体に形成したフィルム
基板が、該フィルム基板に形成されたリード線路と前記
本体に形成された配線パターンとが電気的に接続されて
接合された半導体パッケージにおいて、前記フィルム基
板が、枠状に形成された外枠と、該外枠の内側から前記
本体の配線パターンに向けて延出された切片部とが一体
に形成された誘電体フィルムを基体とし、該基体の一方
の面に、切片部の内端側に配置された一端が前記配線パ
ターンに接続され、外枠に配置された他端が外部と接続
されるリード線路が形成され、他方の面に、該リード線
路を所定のインピーダンスに整合させる接地層が形成さ
れているとともに、前記リード線路及び接地層が形成さ
れた切片部が所定形状に曲げ成形されていることを特徴
とする。また、前記リード線路の一端及び他端に対応す
る前記誘電体フィルムの他方の面に接続電極が形成さ
れ、リード線路、誘電体フィルム及び接続電極を貫通し
て形成された貫通孔に、はんだ等の接合金属が充填され
て前記配線パターンとリード線路とが接合されているこ
とを特徴とする。また、前記本体が、上面に半導体素子
を搭載する搭載部が形成され、該搭載部を囲んで半導体
素子を収納可能な枠状の封止枠が形成されているととも
に、該封止枠の外側の本体の縁部に、フィルム基板に形
成されたリード線路を接続する接続部が配置されている
ことを特徴とする。
【０００９】また、半導体装置において、前記半導体パ
ッケージに半導体素子が搭載され、該半導体素子と本体
に形成した配線パターンとが電気的に接続されるととも
に、半導体素子が気密に封止されていることを特徴とす
る。
ッケージに半導体素子が搭載され、該半導体素子と本体
に形成した配線パターンとが電気的に接続されるととも
に、半導体素子が気密に封止されていることを特徴とす
る。
【００１０】また、半導体素子を搭載する半導体パッケ
ージの本体に接合するフィルム基板であって、枠状に形
成された外枠と、該外枠の内側から前記本体の配線パタ
ーンに向けて延出された切片部とが一体に形成された誘
電体フィルムを基体とし、該基体の一方の面に、切片部
の内端側に配置された一端が前記配線パターンに接続可
能に形成され、外枠に配置された他端が外部と接続可能
なリード線路に形成され、他方の面に、前記リード線路
を所定のインピーダンスに整合させる接地層が形成され
ていることを特徴とする。また、前記リード線路及び接
地層が形成された切片部が、所要形状に曲げ成形されて
いることを特徴とする。また、前記外枠に、前記リード
線路間を電気的に短絡する短絡パターンが形成されてい
ることを特徴とする。
ージの本体に接合するフィルム基板であって、枠状に形
成された外枠と、該外枠の内側から前記本体の配線パタ
ーンに向けて延出された切片部とが一体に形成された誘
電体フィルムを基体とし、該基体の一方の面に、切片部
の内端側に配置された一端が前記配線パターンに接続可
能に形成され、外枠に配置された他端が外部と接続可能
なリード線路に形成され、他方の面に、前記リード線路
を所定のインピーダンスに整合させる接地層が形成され
ていることを特徴とする。また、前記リード線路及び接
地層が形成された切片部が、所要形状に曲げ成形されて
いることを特徴とする。また、前記外枠に、前記リード
線路間を電気的に短絡する短絡パターンが形成されてい
ることを特徴とする。
【００１１】
【発明の実施の形態】以下、本発明の好適な実施形態に
ついて添付図面に基づき詳細に説明する。図１は本発明
に係る半導体パッケージの一実施形態の構成を示す斜視
図である。実施形態の半導体パッケージは、アルミナセ
ラミックによって形成した本体１０の外周縁にフィルム
基板４０を取り付けたものである。本体１０の上面の中
央部には半導体素子の搭載部３０が設けられ 、搭載部
３０の周囲に半導体素子とワイヤボンディングによって
電気的に接続されるボンディング部３２が配置される。
ボンディング部３２は本体１０の表面あるいは本体１０
の内層に形成した配線パターンの一端部を本体１０の表
面に露出して形成した部位である。配線パターンの他端
は本体１０の端縁側に引き出され、本体１０の縁部に沿
って所定間隔で配置され、本体１０の表面に露出した接
続部に形成される。
ついて添付図面に基づき詳細に説明する。図１は本発明
に係る半導体パッケージの一実施形態の構成を示す斜視
図である。実施形態の半導体パッケージは、アルミナセ
ラミックによって形成した本体１０の外周縁にフィルム
基板４０を取り付けたものである。本体１０の上面の中
央部には半導体素子の搭載部３０が設けられ 、搭載部
３０の周囲に半導体素子とワイヤボンディングによって
電気的に接続されるボンディング部３２が配置される。
ボンディング部３２は本体１０の表面あるいは本体１０
の内層に形成した配線パターンの一端部を本体１０の表
面に露出して形成した部位である。配線パターンの他端
は本体１０の端縁側に引き出され、本体１０の縁部に沿
って所定間隔で配置され、本体１０の表面に露出した接
続部に形成される。
【００１２】フィルム基板４０は、ポリイミドフィルム
等の電気的絶縁性を有する誘電体フィルムとしての樹脂
フィルム４２を基体とし、樹脂フィルム４２の一方の面
にリード線路４４、４５を形成したものである。リード
線路４４、４５は半導体パッケージの本体１０に接続す
る一端部を本体１０に形成した配線パターンの接続部と
位置合わせし、他端部を実装基板の電極の配置に位置合
わせしたパターンに形成される。図１では、樹脂フィル
ム４２の下面が実装基板への接続面である。なお、本実
施形態の半導体パッケージで、本体１０の一方の対向す
る２辺に接続するリード線路４４は電源用や接地用の線
路や低周波信号を伝送する信号線に係るものである。し
たがって、これらのリード線路４４については、とくに
インピーダンスの整合を配慮することなく、樹脂フィル
ム４２の下面に単に所定のパターンにしたがってリード
線路４４を形成している。
等の電気的絶縁性を有する誘電体フィルムとしての樹脂
フィルム４２を基体とし、樹脂フィルム４２の一方の面
にリード線路４４、４５を形成したものである。リード
線路４４、４５は半導体パッケージの本体１０に接続す
る一端部を本体１０に形成した配線パターンの接続部と
位置合わせし、他端部を実装基板の電極の配置に位置合
わせしたパターンに形成される。図１では、樹脂フィル
ム４２の下面が実装基板への接続面である。なお、本実
施形態の半導体パッケージで、本体１０の一方の対向す
る２辺に接続するリード線路４４は電源用や接地用の線
路や低周波信号を伝送する信号線に係るものである。し
たがって、これらのリード線路４４については、とくに
インピーダンスの整合を配慮することなく、樹脂フィル
ム４２の下面に単に所定のパターンにしたがってリード
線路４４を形成している。
【００１３】これに対し、本体１０の他方の対向する２
辺に接続するリード線路４５は高周波信号の伝送に使用
するものであり、インピーダンスを整合させる構成とし
ている。すなわち、リード線路４５を形成する部位につ
いては、樹脂フィルム４２の下面側にリード線路４５を
形成する一方、樹脂フィルム４２の上面側に接地層４６
を形成し、リード線路４５、樹脂フィルム４２、接地層
４６によってマイクロストリップライン構造を形成す
る。接地層４６は樹脂フィルム４２の表面を銅層によっ
て被覆してなるもので、本体１０に形成した接地ライン
となる配線パターンと電気的に接続して接地電位とされ
る。リード線路４５と接地層４６とに挟まれた樹脂フィ
ルム４２の誘電率と厚さを適宜選択することによって、
たとえば５０Ωといったインピーダンスに設定すること
ができる。
辺に接続するリード線路４５は高周波信号の伝送に使用
するものであり、インピーダンスを整合させる構成とし
ている。すなわち、リード線路４５を形成する部位につ
いては、樹脂フィルム４２の下面側にリード線路４５を
形成する一方、樹脂フィルム４２の上面側に接地層４６
を形成し、リード線路４５、樹脂フィルム４２、接地層
４６によってマイクロストリップライン構造を形成す
る。接地層４６は樹脂フィルム４２の表面を銅層によっ
て被覆してなるもので、本体１０に形成した接地ライン
となる配線パターンと電気的に接続して接地電位とされ
る。リード線路４５と接地層４６とに挟まれた樹脂フィ
ルム４２の誘電率と厚さを適宜選択することによって、
たとえば５０Ωといったインピーダンスに設定すること
ができる。
【００１４】本実施形態の半導体パッケージでは、本体
１０の４辺にフィルム基板４０を接続するため、樹脂フ
ィルム４２を矩形枠状に形成した外枠５０と外枠５０の
各辺の内側から本体１０に向けて延出する切片部５２
ａ、５２ｂを形成し、切片部５２ａ、５２ｂに上記リー
ド線路４４、４５を形成するとともに、切片部５２ａ、
５２ｂをガルウイング状に曲げ成形したフィルム基板４
０を使用する。そして、フィルム基板４０の各切片部５
２ａ、５２ｂに形成したリード線路４４、４５と本体１
０の端縁部に配置した接続部とを位置合わせし、接続部
とリード線路４４、４５をはんだ付け等によって電気的
に接続して接合することにより図１に示す半導体パッケ
ージが得られる。
１０の４辺にフィルム基板４０を接続するため、樹脂フ
ィルム４２を矩形枠状に形成した外枠５０と外枠５０の
各辺の内側から本体１０に向けて延出する切片部５２
ａ、５２ｂを形成し、切片部５２ａ、５２ｂに上記リー
ド線路４４、４５を形成するとともに、切片部５２ａ、
５２ｂをガルウイング状に曲げ成形したフィルム基板４
０を使用する。そして、フィルム基板４０の各切片部５
２ａ、５２ｂに形成したリード線路４４、４５と本体１
０の端縁部に配置した接続部とを位置合わせし、接続部
とリード線路４４、４５をはんだ付け等によって電気的
に接続して接合することにより図１に示す半導体パッケ
ージが得られる。
【００１５】切片部５２ａ、５２ｂに形成したリード線
路４４、４５はフィルム基板４０の基体である樹脂フィ
ルム４２によって支持されており、実装基板に接続され
るリード線路４４、４５の他端部はフィルム基板４０の
外枠５０によって支持されていることから、リード線路
４４、４５が位置ずれすることなく、また、実装基板に
接続するリード線路４４、４５の接続端部の平坦性を保
証することができる。リード線路４４、４５の接続端部
の平坦性は、実装基板に確実に表面実装可能とするため
にきわめて重要である。本実施形態の半導体パッケージ
では、リード線路４４、４５を支持する外枠５０を一続
きの枠体状に形成したことによってリード線路４４、４
５を確実に支持することが可能となる。
路４４、４５はフィルム基板４０の基体である樹脂フィ
ルム４２によって支持されており、実装基板に接続され
るリード線路４４、４５の他端部はフィルム基板４０の
外枠５０によって支持されていることから、リード線路
４４、４５が位置ずれすることなく、また、実装基板に
接続するリード線路４４、４５の接続端部の平坦性を保
証することができる。リード線路４４、４５の接続端部
の平坦性は、実装基板に確実に表面実装可能とするため
にきわめて重要である。本実施形態の半導体パッケージ
では、リード線路４４、４５を支持する外枠５０を一続
きの枠体状に形成したことによってリード線路４４、４
５を確実に支持することが可能となる。
【００１６】図２は上記半導体パッケージに半導体素子
１１を搭載した半導体装置のリード線路４５を設けた切
片部側の断面図を示す。本体１０の搭載部３０に半導体
素子１１が搭載され、配線パターン３３の一端部に形成
したボンディング部３２と半導体素子１１とがボンディ
ングワイヤを介して電気的に接続される。配線パターン
３３の他端部は本体１０の端縁部に引き出され、フィル
ム基板４０を接続する接続部３４に形成される。フィル
ム基板４０と接続部３４とは、フィルム基板４０に形成
されたリード線路４４、４５と接続部３４とを金−す
ず、あるいははんだ付け等によって接合する。
１１を搭載した半導体装置のリード線路４５を設けた切
片部側の断面図を示す。本体１０の搭載部３０に半導体
素子１１が搭載され、配線パターン３３の一端部に形成
したボンディング部３２と半導体素子１１とがボンディ
ングワイヤを介して電気的に接続される。配線パターン
３３の他端部は本体１０の端縁部に引き出され、フィル
ム基板４０を接続する接続部３４に形成される。フィル
ム基板４０と接続部３４とは、フィルム基板４０に形成
されたリード線路４４、４５と接続部３４とを金−す
ず、あるいははんだ付け等によって接合する。
【００１７】３５は本体１０に搭載した半導体素子１１
を封止して収納するため、本体１０の上面に形成した封
止枠である。封止枠３５の上面にはシールリング３６を
形成し、シールリング３６の表面に保護めっきとして金
めっきを施し、キャップ３８が密着して封止枠３５に接
合されるように形成している。封止枠３５は、半導体素
子１１とボンディング部３２との間をワイヤボンディン
グした状態で、ボンディングワイヤとともに半導体素子
１１がキャップ３８によって囲まれた内側に収納される
よう、内寸法及び高さ寸法を設定する。
を封止して収納するため、本体１０の上面に形成した封
止枠である。封止枠３５の上面にはシールリング３６を
形成し、シールリング３６の表面に保護めっきとして金
めっきを施し、キャップ３８が密着して封止枠３５に接
合されるように形成している。封止枠３５は、半導体素
子１１とボンディング部３２との間をワイヤボンディン
グした状態で、ボンディングワイヤとともに半導体素子
１１がキャップ３８によって囲まれた内側に収納される
よう、内寸法及び高さ寸法を設定する。
【００１８】図２に示す半導体装置は、本体１０に半導
体素子１１が密閉して収納され、本体１０の周縁部にガ
ルウイング状にリード線路４５、接地層４６及び樹脂フ
ィルム４２が曲げ成形されて接続されている。図２で
は、樹脂フィルム４２が誘電体フィルムとして作用する
ことによりマイクロストリップライン構造にリード線路
４５が形成された状態を示す。リード線路４４を形成し
た他の対向辺の構成についても、接地層４６が形成され
ていない点を除いて図２に示す構成と同様である。この
ように、本体１０にフィルム基板４０を接合することに
よって、本体１０にガルウイング状に曲げ成形され、か
つインピーダンスを整合させて表面実装可能とした半導
体装置が提供される。
体素子１１が密閉して収納され、本体１０の周縁部にガ
ルウイング状にリード線路４５、接地層４６及び樹脂フ
ィルム４２が曲げ成形されて接続されている。図２で
は、樹脂フィルム４２が誘電体フィルムとして作用する
ことによりマイクロストリップライン構造にリード線路
４５が形成された状態を示す。リード線路４４を形成し
た他の対向辺の構成についても、接地層４６が形成され
ていない点を除いて図２に示す構成と同様である。この
ように、本体１０にフィルム基板４０を接合することに
よって、本体１０にガルウイング状に曲げ成形され、か
つインピーダンスを整合させて表面実装可能とした半導
体装置が提供される。
【００１９】図３は上述した半導体パッケージの製造に
用いる本体１０の斜視図を示す。本実施形態の本体１０
はアルミナセラミックを基材として形成したものであ
る。前述したボンディング部３２、接続部３４を含む配
線パターン３３は、タングステン等のメタイズペースト
を用いて同時焼成することによって形成される。同図
で、３４は本体１０の一方の対向する辺の端縁部に形成
した接続部、３４ａは他方の対向する辺の端縁部に形成
した接続部である。接続部３４にはフィルム基板４０の
リード線路４４が接合され、接続部３４ａにはフィルム
基板４０のインピーダンスを整合させるリード線路４５
が接合される。３４ｂは、フィルム基板４０に形成した
接地層４６と接続するための接続部である。本体１０の
端縁部に形成した接続部３４、３４ａは封止枠３５の外
側に露出し、フィルム基板４０の各切片部５２ａ、５２
ｂに形成したリード線路４４、４５が接合可能となる。
これに対し、封止枠３５の内側は、半導体素子１１を搭
載した後、キャップ３８によって封止される。
用いる本体１０の斜視図を示す。本実施形態の本体１０
はアルミナセラミックを基材として形成したものであ
る。前述したボンディング部３２、接続部３４を含む配
線パターン３３は、タングステン等のメタイズペースト
を用いて同時焼成することによって形成される。同図
で、３４は本体１０の一方の対向する辺の端縁部に形成
した接続部、３４ａは他方の対向する辺の端縁部に形成
した接続部である。接続部３４にはフィルム基板４０の
リード線路４４が接合され、接続部３４ａにはフィルム
基板４０のインピーダンスを整合させるリード線路４５
が接合される。３４ｂは、フィルム基板４０に形成した
接地層４６と接続するための接続部である。本体１０の
端縁部に形成した接続部３４、３４ａは封止枠３５の外
側に露出し、フィルム基板４０の各切片部５２ａ、５２
ｂに形成したリード線路４４、４５が接合可能となる。
これに対し、封止枠３５の内側は、半導体素子１１を搭
載した後、キャップ３８によって封止される。
【００２０】図４〜６は、半導体パッケージの本体１０
に接続するフィルム基板４０の製造方法を示す。図４は
フィルム基板４０の各製造工程におけるフィルムの斜視
図、図５、６は断面図である。図４(a)は、フィルム基
板４０の製造に使用する両面銅箔付きポリイミドフィル
ム６０を示す。図５(a)は、両面銅箔付きポリイミドフ
ィルムの断面図であり、６０ａがポリイミドフィルム、
６２が銅箔である。なお、フィルム基板４０を製造する
フィルム材の基体である樹脂フィルムは、前述したよう
にマイクロストリップライン構造を構成するための誘電
層として作用するものであるから、整合させるインピー
ダンス値に合わせて所定の誘電率及び厚さの材料を選択
すればよい。
に接続するフィルム基板４０の製造方法を示す。図４は
フィルム基板４０の各製造工程におけるフィルムの斜視
図、図５、６は断面図である。図４(a)は、フィルム基
板４０の製造に使用する両面銅箔付きポリイミドフィル
ム６０を示す。図５(a)は、両面銅箔付きポリイミドフ
ィルムの断面図であり、６０ａがポリイミドフィルム、
６２が銅箔である。なお、フィルム基板４０を製造する
フィルム材の基体である樹脂フィルムは、前述したよう
にマイクロストリップライン構造を構成するための誘電
層として作用するものであるから、整合させるインピー
ダンス値に合わせて所定の誘電率及び厚さの材料を選択
すればよい。
【００２１】図４(b)は、次に、両面銅箔付き樹脂フィ
ルム６０のポリイミドフィルム６０ａの両面に被着され
た銅箔６２をエッチングしてリード線路４４、４５及び
接地層４６を形成し、リード線路４４、４５の両端部と
接地層４６の表面に金めっきを施した状態である。銅箔
６２をエッチングしてリード線路４４、４５及び接地層
４６を形成するには、銅箔６２の表面に感光性レジスト
を塗布し、露光・現像してリード線路４４、４５及び接
地層４６として残す部位を被覆したレジストパターンを
形成し、銅箔６２の露出部位を化学的にエッチングして
除去し、最後にレジストパターンを溶解除去すればよ
い。リード線路４４、４５及び接地層４６の所要部位に
金めっきを施すには、レジストパターンを形成して金め
っきを施す。
ルム６０のポリイミドフィルム６０ａの両面に被着され
た銅箔６２をエッチングしてリード線路４４、４５及び
接地層４６を形成し、リード線路４４、４５の両端部と
接地層４６の表面に金めっきを施した状態である。銅箔
６２をエッチングしてリード線路４４、４５及び接地層
４６を形成するには、銅箔６２の表面に感光性レジスト
を塗布し、露光・現像してリード線路４４、４５及び接
地層４６として残す部位を被覆したレジストパターンを
形成し、銅箔６２の露出部位を化学的にエッチングして
除去し、最後にレジストパターンを溶解除去すればよ
い。リード線路４４、４５及び接地層４６の所要部位に
金めっきを施すには、レジストパターンを形成して金め
っきを施す。
【００２２】図５(b)は、図５(a)の状態から銅箔６２を
エッチングしてリード線路４４と接続電極４４ａ、４４
ｂを形成した状態を示す。ポリイミドフィルム６０ａの
下面にリード線路４４が形成され、ポリイミドフィルム
６０ａの上面に接続電極４４ａ、４４ｂが形成されてい
る。接続電極４４ａ、４４ｂは本体１０の接続部３４に
リード線路４４をはんだ付け等によって接続する際に使
用する。図５(c)は、図４(b)における、Ａ−Ａ線断面図
であり、リード線路４４の所要部位と接続電極４４ａ、
４４ｂに金めっき６４が施されていることを示す。金め
っきはリード線路４４の全面に設けてもよい。
エッチングしてリード線路４４と接続電極４４ａ、４４
ｂを形成した状態を示す。ポリイミドフィルム６０ａの
下面にリード線路４４が形成され、ポリイミドフィルム
６０ａの上面に接続電極４４ａ、４４ｂが形成されてい
る。接続電極４４ａ、４４ｂは本体１０の接続部３４に
リード線路４４をはんだ付け等によって接続する際に使
用する。図５(c)は、図４(b)における、Ａ−Ａ線断面図
であり、リード線路４４の所要部位と接続電極４４ａ、
４４ｂに金めっき６４が施されていることを示す。金め
っきはリード線路４４の全面に設けてもよい。
【００２３】図６(a)、(b)は、図４(b)における、Ｂ−
Ｂ線断面図と、Ｃ−Ｃ線断面図を示す。これら、Ｂ−Ｂ
線断面図とＣ−Ｃ線断面図はインピーダンスを整合させ
るリード線路４５を形成する部位についての構成を示
す。図６(a)では、ポリイミドフィルム６０ａの下面に
リード線路４５が形成され、リード線路４５の端部に対
応してポリイミドフィルム６０ａの上面に接続電極４５
ａが形成されること、接地層４６がポリイミドフィルム
６０ａの上面に形成され、接地層４６に対応してポリイ
ミドフィルム６０ａの下面に接続電極４６ａが形成され
ていることを示す。接続電極４５ａは本体１０の接続部
３４ａとリード線路４５とをはんだ付け等で接続する際
に使用し、接続電極４６ａは本体１０の接続部３４ｂに
接地層４６をはんだ付け等によって接続する際に使用す
る。
Ｂ線断面図と、Ｃ−Ｃ線断面図を示す。これら、Ｂ−Ｂ
線断面図とＣ−Ｃ線断面図はインピーダンスを整合させ
るリード線路４５を形成する部位についての構成を示
す。図６(a)では、ポリイミドフィルム６０ａの下面に
リード線路４５が形成され、リード線路４５の端部に対
応してポリイミドフィルム６０ａの上面に接続電極４５
ａが形成されること、接地層４６がポリイミドフィルム
６０ａの上面に形成され、接地層４６に対応してポリイ
ミドフィルム６０ａの下面に接続電極４６ａが形成され
ていることを示す。接続電極４５ａは本体１０の接続部
３４ａとリード線路４５とをはんだ付け等で接続する際
に使用し、接続電極４６ａは本体１０の接続部３４ｂに
接地層４６をはんだ付け等によって接続する際に使用す
る。
【００２４】図４(c)は、ポリイミドフィルム６０ａの
表面にリード線路４４、４５及び接地層４６を形成した
後、ポリイミドフィルム６０ａを抜き加工して、外枠５
０と切片部５２ａ、５２ｂを形成した状態を示す。外枠
５０はポリイミドフィルム６０ａによって一体の矩形枠
状に形成され、切片部５２ａ、５２ｂは外枠５０の一方
と他方の対向する辺から内側に延出して形成される。ポ
リイミドフィルム６０ａを抜き加工して外枠５０と切片
部５２ａ、５２ｂを形成する方法としては、金型を用い
たプレス抜き加工あるいはレーザ加工によることができ
る。金型を用いたプレス抜き加工は量産が容易であると
いう利点がある。
表面にリード線路４４、４５及び接地層４６を形成した
後、ポリイミドフィルム６０ａを抜き加工して、外枠５
０と切片部５２ａ、５２ｂを形成した状態を示す。外枠
５０はポリイミドフィルム６０ａによって一体の矩形枠
状に形成され、切片部５２ａ、５２ｂは外枠５０の一方
と他方の対向する辺から内側に延出して形成される。ポ
リイミドフィルム６０ａを抜き加工して外枠５０と切片
部５２ａ、５２ｂを形成する方法としては、金型を用い
たプレス抜き加工あるいはレーザ加工によることができ
る。金型を用いたプレス抜き加工は量産が容易であると
いう利点がある。
【００２５】図５(d)は、ポリイミドフィルム６０ａを
抜き加工して外枠５０と切片部５２ａ、５２ｂを形成す
る際に、接続電極４４ａ、４４ｂを形成した部位にフィ
ルム材を厚さ方向に貫通する貫通孔６６を設けた状態を
示す。貫通孔６６を設けることにより、リード線路４４
を本体１０の接続部３４にはんだ付け等によって接合す
る際に、リード線路４４を本体１０に確実に接続するこ
とができるようになる。図６(c)は、ポリイミドフィル
ム６０ａを抜き加工した状態での切片部５２ｂの断面図
を示す。この場合も、接続電極４５ａ、４６ａを形成し
た部位に貫通孔６６を形成することによって本体１０に
リード線路４５を確実に接続することができる。リード
線路４５、接地層４６で実装基板に接続される側につい
ても同様に接続電極４５ａ、４６ａが形成され、貫通孔
６６が形成されている。
抜き加工して外枠５０と切片部５２ａ、５２ｂを形成す
る際に、接続電極４４ａ、４４ｂを形成した部位にフィ
ルム材を厚さ方向に貫通する貫通孔６６を設けた状態を
示す。貫通孔６６を設けることにより、リード線路４４
を本体１０の接続部３４にはんだ付け等によって接合す
る際に、リード線路４４を本体１０に確実に接続するこ
とができるようになる。図６(c)は、ポリイミドフィル
ム６０ａを抜き加工した状態での切片部５２ｂの断面図
を示す。この場合も、接続電極４５ａ、４６ａを形成し
た部位に貫通孔６６を形成することによって本体１０に
リード線路４５を確実に接続することができる。リード
線路４５、接地層４６で実装基板に接続される側につい
ても同様に接続電極４５ａ、４６ａが形成され、貫通孔
６６が形成されている。
【００２６】図４(d)は、ポリイミドフィルム６０ａを
抜き加工した後、切片部５２ａ、５２ｂを曲げ加工する
ことによりリード線路４４、４５をガルウイング状に成
形して得られたフィルム基板４０を示す。切片部５２
ａ、５２ｂを曲げ加工することによって、切片部５２
ａ、５２ｂは外枠５０の高さ位置よりも本体１０に接続
される前端部の高さ位置が高位となる。図５(e)は、切
片部５２ａを曲げ加工した状態を示す断面図で、リード
線路４４がガルウイング状に曲げ成形されていることを
示す。なお、リード線路４５を支持する切片部５２ｂに
ついても、同様にリード線路４５がガルウイング状に曲
げ成形される。
抜き加工した後、切片部５２ａ、５２ｂを曲げ加工する
ことによりリード線路４４、４５をガルウイング状に成
形して得られたフィルム基板４０を示す。切片部５２
ａ、５２ｂを曲げ加工することによって、切片部５２
ａ、５２ｂは外枠５０の高さ位置よりも本体１０に接続
される前端部の高さ位置が高位となる。図５(e)は、切
片部５２ａを曲げ加工した状態を示す断面図で、リード
線路４４がガルウイング状に曲げ成形されていることを
示す。なお、リード線路４５を支持する切片部５２ｂに
ついても、同様にリード線路４５がガルウイング状に曲
げ成形される。
【００２７】こうして、外枠５０に連結してリード線路
４４が形成された切片部５２ａと、マイクロストリップ
ライン構造に形成することにより本体１０と実装基板と
の接続部分におけるインピーダンスを整合したリード線
路４５が形成された切片部５２ｂとを一体に形成したフ
ィルム基板４０が得られる。なお、本実施形態のフィル
ム基板４０で、一方の切片部５２ａにはインピーダンス
を整合していないリード線路４４を形成したが、この切
片部５２ａに形成するリード線路についてもリード線路
４５と同様にインピーダンスを整合させたリード線路を
形成することはもちろん可能である。その場合は、切片
部５２ｂに形成したリード線路４５と同様に、ポリイミ
ドフィルム６０ａの表面に銅箔を残して接地層を形成す
るようにすればよい。また、本実施形態では切片部５２
ｂにはインピーダンスを整合させたリード線路４５を１
本のみ形成したが、リード線路４５の本数はとくに限定
されるものではなく、複数本のリード線路４５を並列に
配置することももちろん可能である。
４４が形成された切片部５２ａと、マイクロストリップ
ライン構造に形成することにより本体１０と実装基板と
の接続部分におけるインピーダンスを整合したリード線
路４５が形成された切片部５２ｂとを一体に形成したフ
ィルム基板４０が得られる。なお、本実施形態のフィル
ム基板４０で、一方の切片部５２ａにはインピーダンス
を整合していないリード線路４４を形成したが、この切
片部５２ａに形成するリード線路についてもリード線路
４５と同様にインピーダンスを整合させたリード線路を
形成することはもちろん可能である。その場合は、切片
部５２ｂに形成したリード線路４５と同様に、ポリイミ
ドフィルム６０ａの表面に銅箔を残して接地層を形成す
るようにすればよい。また、本実施形態では切片部５２
ｂにはインピーダンスを整合させたリード線路４５を１
本のみ形成したが、リード線路４５の本数はとくに限定
されるものではなく、複数本のリード線路４５を並列に
配置することももちろん可能である。
【００２８】また、上記説明では、個片に形成したフィ
ルム材を用いてフィルム基板４０を製造する工程につい
て説明したが、実際の製造工程では量産性を向上させる
ため、多数個取り用の大判のフィルム材またはフープ状
材料をワークとし、銅箔６２をエッチングしてリード線
路４４、４５等のパターンを形成し、ポリイミドフィル
ム６０ａを抜き加工して外枠５０、切片部５２ａ、５２
ｂを形成し、切片部５２ａ、５２ｂを曲げ成形した後、
個片に切断して単体のフィルム基板４０を得る。なお、
実際にフィルム基板４０として提供する場合、図４(d)
に示すように、個片に分離された形態で提供する他に、
切片部５２ａ、５２ｂを曲げ加工する前の平坦なフィル
ム基板４０の状態で提供することも可能である。切片部
５２ａ、５２ｂを曲げ成形する前の状態で提供した場合
は、事前に切片部５２ａ、５２ｂを曲げ加工してから半
導体パッケージの本体１０にフィルム基板４０を接合す
る。また、フィルム基板４０としては、大判のフィルム
材を個片に分離する前の、単体のフィルム基板４０が複
数個連設された形態で提供することもできる。
ルム材を用いてフィルム基板４０を製造する工程につい
て説明したが、実際の製造工程では量産性を向上させる
ため、多数個取り用の大判のフィルム材またはフープ状
材料をワークとし、銅箔６２をエッチングしてリード線
路４４、４５等のパターンを形成し、ポリイミドフィル
ム６０ａを抜き加工して外枠５０、切片部５２ａ、５２
ｂを形成し、切片部５２ａ、５２ｂを曲げ成形した後、
個片に切断して単体のフィルム基板４０を得る。なお、
実際にフィルム基板４０として提供する場合、図４(d)
に示すように、個片に分離された形態で提供する他に、
切片部５２ａ、５２ｂを曲げ加工する前の平坦なフィル
ム基板４０の状態で提供することも可能である。切片部
５２ａ、５２ｂを曲げ成形する前の状態で提供した場合
は、事前に切片部５２ａ、５２ｂを曲げ加工してから半
導体パッケージの本体１０にフィルム基板４０を接合す
る。また、フィルム基板４０としては、大判のフィルム
材を個片に分離する前の、単体のフィルム基板４０が複
数個連設された形態で提供することもできる。
【００２９】また、フィルム基板４０としては、外枠５
０の外縁部で切り落とし可能な部分に、各リード線路４
４、４５を電気的に短絡させるパターンを形成し、半導
体パッケージの本体１０にフィルム基板４０を接合して
半導体素子１１を搭載した際に、半導体素子１１が静電
破壊されないようにしておくことも可能である。図７に
リード線路４４、４５を電気的に短絡する短絡パターン
５４を形成した例を示す。短絡パターン５４を形成した
フィルム基板４０を本体１０に接合して半導体素子１１
を搭載した後、フィルム基板４０の外周縁部を切除する
ことによってリード線路４４、４５を独立のパターンに
形成することができる。半導体素子１１を搭載する場合
は、短絡パターン５４が形成されて個片に分離されたフ
ィルム基板４０に搭載してもよいし、個片に分離する以
前の短絡パターン５４が形成されたフィルム基板４０に
搭載した後、個片に分離してもよい。
０の外縁部で切り落とし可能な部分に、各リード線路４
４、４５を電気的に短絡させるパターンを形成し、半導
体パッケージの本体１０にフィルム基板４０を接合して
半導体素子１１を搭載した際に、半導体素子１１が静電
破壊されないようにしておくことも可能である。図７に
リード線路４４、４５を電気的に短絡する短絡パターン
５４を形成した例を示す。短絡パターン５４を形成した
フィルム基板４０を本体１０に接合して半導体素子１１
を搭載した後、フィルム基板４０の外周縁部を切除する
ことによってリード線路４４、４５を独立のパターンに
形成することができる。半導体素子１１を搭載する場合
は、短絡パターン５４が形成されて個片に分離されたフ
ィルム基板４０に搭載してもよいし、個片に分離する以
前の短絡パターン５４が形成されたフィルム基板４０に
搭載した後、個片に分離してもよい。
【００３０】図８は、半導体パッケージの本体１０にフ
ィルム基板４０を接合した状態を拡大して示す。本体１
０の接続部３４にリード線路４４がはんだ６８によって
接合されている。フィルム基板４０に形成した貫通孔６
６にはんだ６８が充填され、リード線路４４と接続電極
４４ａの双方にはんだ６８が接合して、フィルム基板４
０が確実に接合される。また、リード線路４４と接続部
３４との電気的接続も確実になされる。実装基板７０の
電極７２に接合する部位についても貫通孔にはんだ６８
が充填され、リード線路４４と接続電極４４ｂの双方に
はんだ６８が接合して接続される。なお、本体１０とフ
ィルム基板４０との接続は、はんだ付けに限らず、金−
錫接合等の他の接合金属を用いた接合方法によることが
できる。
ィルム基板４０を接合した状態を拡大して示す。本体１
０の接続部３４にリード線路４４がはんだ６８によって
接合されている。フィルム基板４０に形成した貫通孔６
６にはんだ６８が充填され、リード線路４４と接続電極
４４ａの双方にはんだ６８が接合して、フィルム基板４
０が確実に接合される。また、リード線路４４と接続部
３４との電気的接続も確実になされる。実装基板７０の
電極７２に接合する部位についても貫通孔にはんだ６８
が充填され、リード線路４４と接続電極４４ｂの双方に
はんだ６８が接合して接続される。なお、本体１０とフ
ィルム基板４０との接続は、はんだ付けに限らず、金−
錫接合等の他の接合金属を用いた接合方法によることが
できる。
【００３１】以上説明したように、本発明に係る半導体
パッケージは、半導体パッケージの本体１０に上述した
フィルム基板４０を接合して組み立てたものであり、フ
ィルム基板４０に形成する高速信号を伝送するリード線
路４５については、インピーダンスを整合させて形成す
ることによって、ガルウイング形状にリード線路４５を
形成したとしても信号の反射、共振といった伝送損失を
生じさせることなく接続することが可能になる。また、
フィルム基板４０は、すべてのリード線路４４、４５が
樹脂フィルム４２によって支持され、外枠５０によって
各切片部５２ａ、５２ｂが一体的に連結されていること
から、樹脂フィルム４２自体の強度がさほど高くなくて
も実装した際には十分な剥離強度を得ることができる。
パッケージは、半導体パッケージの本体１０に上述した
フィルム基板４０を接合して組み立てたものであり、フ
ィルム基板４０に形成する高速信号を伝送するリード線
路４５については、インピーダンスを整合させて形成す
ることによって、ガルウイング形状にリード線路４５を
形成したとしても信号の反射、共振といった伝送損失を
生じさせることなく接続することが可能になる。また、
フィルム基板４０は、すべてのリード線路４４、４５が
樹脂フィルム４２によって支持され、外枠５０によって
各切片部５２ａ、５２ｂが一体的に連結されていること
から、樹脂フィルム４２自体の強度がさほど高くなくて
も実装した際には十分な剥離強度を得ることができる。
【００３２】また、半導体パッケージの本体１０にフィ
ルム基板４０を接合する際に、すべてのリード線路４
４、４５が樹脂フィルム４２によって支持されているか
ら、リード線路がばらけたりすることがなく、高精度に
フィルム基板４０を接続することが可能になる。また、
リード線路４４、４５の実装基板側への接続端側が外枠
５０によって支持されていることにより、実装基板への
接合面が平坦面となって接合時にリード線路が浮いて未
着となるといった問題をなくすことができる。
ルム基板４０を接合する際に、すべてのリード線路４
４、４５が樹脂フィルム４２によって支持されているか
ら、リード線路がばらけたりすることがなく、高精度に
フィルム基板４０を接続することが可能になる。また、
リード線路４４、４５の実装基板側への接続端側が外枠
５０によって支持されていることにより、実装基板への
接合面が平坦面となって接合時にリード線路が浮いて未
着となるといった問題をなくすことができる。
【００３３】なお、上記実施形態では、半導体パッケー
ジの本体をアルミナセラミックによって作成したが、本
発明に係る半導体パッケージの本体はセラミック製のも
のに限るものではない。たとえば、半導体パッケージの
本体を樹脂回路基板によって形成した製品についても同
様に適用することができる。また、上記実施形態の半導
体パッケージは、本体１０の各辺に切片部５２ａ、５２
ｂを接続したクワッドタイプの製品であるが、本発明は
クワッドタイプの製品に限るものではなく、ディップタ
イプの製品についても同様に適用することができる。
ジの本体をアルミナセラミックによって作成したが、本
発明に係る半導体パッケージの本体はセラミック製のも
のに限るものではない。たとえば、半導体パッケージの
本体を樹脂回路基板によって形成した製品についても同
様に適用することができる。また、上記実施形態の半導
体パッケージは、本体１０の各辺に切片部５２ａ、５２
ｂを接続したクワッドタイプの製品であるが、本発明は
クワッドタイプの製品に限るものではなく、ディップタ
イプの製品についても同様に適用することができる。
【００３４】
【発明の効果】本発明に係る半導体パッケージ及び半導
体装置は、上述したように、半導体パッケージの本体と
実装基板との接続部分におけるインピーダンスを整合さ
せたリード線路をガルウイング状に曲げ成形したフィル
ム基板を半導体パッケージの本体に接合したことによっ
て、優れた高周波特性を有する半導体パッケージ及び半
導体装置として得ることができる。また、リード線路は
誘電体フィルムに支持されて形成されていることによ
り、位置ずれが防止でき、半導体パッケージの本体に精
度良く接続することができる。また、リード線路の実装
基板に接続される接続端が外枠に支持されていることに
より、実装基板への接合面の平坦性が良好となり、確実
に表面実装することが可能になる。また、本発明に係る
フィルム基板によれば、ガルウイング状に曲げ成形され
るリード線路のインピーダンスを容易に整合させること
ができ、信頼性の高いフィルム基板として提供できる。
また、リード線路を誘電体フィルムによって支持したこ
とにより、搬送時にリード線路が位置ずれしたりするこ
とがなく、取り扱いが容易になる等の著効を奏する。
体装置は、上述したように、半導体パッケージの本体と
実装基板との接続部分におけるインピーダンスを整合さ
せたリード線路をガルウイング状に曲げ成形したフィル
ム基板を半導体パッケージの本体に接合したことによっ
て、優れた高周波特性を有する半導体パッケージ及び半
導体装置として得ることができる。また、リード線路は
誘電体フィルムに支持されて形成されていることによ
り、位置ずれが防止でき、半導体パッケージの本体に精
度良く接続することができる。また、リード線路の実装
基板に接続される接続端が外枠に支持されていることに
より、実装基板への接合面の平坦性が良好となり、確実
に表面実装することが可能になる。また、本発明に係る
フィルム基板によれば、ガルウイング状に曲げ成形され
るリード線路のインピーダンスを容易に整合させること
ができ、信頼性の高いフィルム基板として提供できる。
また、リード線路を誘電体フィルムによって支持したこ
とにより、搬送時にリード線路が位置ずれしたりするこ
とがなく、取り扱いが容易になる等の著効を奏する。
【図１】本発明に係る半導体パッケージの一実施形態の
構成を示す斜視図である。
構成を示す斜視図である。
【図２】半導体パッケージに半導体素子を搭載した半導
体装置の構成を示す断面図である。
体装置の構成を示す断面図である。
【図３】一実施形態の半導体パッケージの本体の斜視図
である。
である。
【図４】本体に接続するフィルム基板の製造工程を示す
説明図である。
説明図である。
【図５】フィルム基板の製造工程を示す断面図である。
【図６】フィルム基板の製造工程を示す断面図である。
【図７】短絡パターンを形成したフィルム基板の例を示
す斜視図である。
す斜視図である。
【図８】本体にフィルム基板を接続した接続部分と実装
基板に実装した接続部分の構成を拡大して示す説明図で
ある。
基板に実装した接続部分の構成を拡大して示す説明図で
ある。
【図９】半導体パッケージの従来例の構成を示す斜視図
である。
である。
【図１０】表面実装型の半導体パッケージで信号線のイ
ンピーダンスを整合させた従来例の構成を示す断面図で
ある。
ンピーダンスを整合させた従来例の構成を示す断面図で
ある。
１１ 半導体素子
１２ リード線路
１６ 樹脂フィルム
１８ 信号線リード線路
１９ 接地層
２０ フィルム基板
３０ 搭載部
３２ ボンディング部
３３ 配線パターン
３４、３４ａ、３４ｂ 接続部
３５ 封止枠
３６ シールリング
３８ キャップ
４０ フィルム基板
４２ 樹脂フィルム
４４、４５ リード線路
４４ａ、４４ｂ、４５ａ、４６ａ 接続電極
４６ 接地層
５０ 外枠
５２ａ、５２ｂ 切片部
５４ 短絡パターン
６０ａ ポリイミドフィルム
６０ 両面銅箔付き樹脂フィルム
６２ 銅箔
６６ 貫通孔
７０ 実装基板
７２ 電極
─────────────────────────────────────────────────────
フロントページの続き
(58)調査した分野(Int.Cl.7，ＤＢ名)
H01L 21/60,23/48 - 23/50
Claims (7)
- 【請求項１】 半導体素子を搭載する本体に、該本体と
は別体に形成したフィルム基板が、該フィルム基板に形
成されたリード線路と前記本体に形成された配線パター
ンとが電気的に接続されて接合された半導体パッケージ
において、 前記フィルム基板が、枠状に形成された外枠と、該外枠
の内側から前記本体の配線パターンに向けて延出された
切片部とが一体に形成された誘電体フィルムを基体と
し、 該基体の一方の面に、切片部の内端側に配置された一端
が前記配線パターンに接続され、外枠に配置された他端
が外部と接続されるリード線路が形成され、他方の面
に、該リード線路を所定のインピーダンスに整合させる
接地層が形成されているとともに、前記リード線路及び
接地層が形成された切片部が所定形状に曲げ成形されて
いることを特徴とする半導体パッケージ。 - 【請求項２】 前記リード線路の一端及び他端に対応す
る前記誘電体フィルムの他方の面に接続電極が形成さ
れ、 リード線路、誘電体フィルム及び接続電極を貫通して形
成された貫通孔に、はんだ等の接合金属が充填されて前
記配線パターンとリード線路とが接合されていることを
特徴とする請求項１記載の半導体パッケージ。 - 【請求項３】 本体が、上面に半導体素子を搭載する搭
載部が形成され、該搭載部を囲んで半導体素子を収納可
能な枠状の封止枠が形成されているとともに、該封止枠
の外側の本体の縁部に、フィルム基板に形成されたリー
ド線路を接続する接続部が配置されていることを特徴と
する請求項１または２記載の半導体パッケージ。 - 【請求項４】 請求項１、２または３記載の半導体パッ
ケージに半導体素子が搭載され、該半導体素子と本体に
形成した配線パターンとが電気的に接続されるととも
に、半導体素子が気密に封止されていることを特徴とす
る半導体装置。 - 【請求項５】 半導体素子を搭載する半導体パッケージ
の本体に接合するフィルム基板であって、 枠状に形成された外枠と、該外枠の内側から前記本体の
配線パターンに向けて延出された切片部とが一体に形成
された誘電体フィルムを基体とし、 該基体の一方の面に、切片部の内端側に配置された一端
が前記配線パターンに接続可能に形成され、外枠に配置
された他端が外部と接続可能なリード線路に形成され、 他方の面に、前記リード線路を所定のインピーダンスに
整合させる接地層が形成されていることを特徴とするフ
ィルム基板。 - 【請求項６】 リード線路及び接地層が形成された切片
部が、所要形状に曲げ成形されていることを特徴とする
請求項５記載のフィルム基板。 - 【請求項７】 外枠に、前記リード線路間を電気的に短
絡する短絡パターンが形成されていることを特徴とする
請求項５または６記載のフィルム基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000003098A JP3507746B2 (ja) | 2000-01-12 | 2000-01-12 | 半導体パッケージ、半導体装置及びフィルム基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000003098A JP3507746B2 (ja) | 2000-01-12 | 2000-01-12 | 半導体パッケージ、半導体装置及びフィルム基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001196519A JP2001196519A (ja) | 2001-07-19 |
| JP3507746B2 true JP3507746B2 (ja) | 2004-03-15 |
Family
ID=18532092
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000003098A Expired - Fee Related JP3507746B2 (ja) | 2000-01-12 | 2000-01-12 | 半導体パッケージ、半導体装置及びフィルム基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3507746B2 (ja) |
-
2000
- 2000-01-12 JP JP2000003098A patent/JP3507746B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001196519A (ja) | 2001-07-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5294897A (en) | Microwave IC package | |
| JP3500268B2 (ja) | 高周波用入出力端子ならびにそれを用いた高周波用半導体素子収納用パッケージ | |
| US5225709A (en) | Package having a structure for stabilizing and/or impedance-matching a semiconductor IC device accommodated therein | |
| EP1096566A2 (en) | Electronic part and method of assembling the same | |
| CN109244045B (zh) | 一种厚膜基板小型化金属管壳封装结构 | |
| JP2001244688A (ja) | 高周波モジュール部品及びその製造方法 | |
| JPH0766949B2 (ja) | Ｉｃパッケージ | |
| JP3493301B2 (ja) | 高周波用入出力端子ならびに高周波用半導体素子収納用パッケージ | |
| JPH1174396A (ja) | 高周波用入出力端子ならびに高周波用半導体素子収納用パッケージ | |
| JP3439969B2 (ja) | 高周波用入出力端子ならびに高周波用半導体素子収納用パッケージ | |
| EP3683830A1 (en) | Package for electronic component | |
| JP3507746B2 (ja) | 半導体パッケージ、半導体装置及びフィルム基板 | |
| JPH09153696A (ja) | シールドケースを有する電子部品及びその製造方法 | |
| JP3570887B2 (ja) | 高周波用配線基板 | |
| US11889618B2 (en) | Wiring board, electronic component package, and electronic apparatus | |
| JPH04245460A (ja) | 電子部品収納装置とその製造方法 | |
| JP4127589B2 (ja) | 高周波半導体装置用パッケージおよび高周波半導体装置 | |
| JPH0878599A (ja) | 集積回路パッケージ及びその製造方法 | |
| JP2009175155A (ja) | 制御端子付き電子部品 | |
| EP1432027A1 (en) | HIGH FREQUENCY IC PACKAGE, HIGH FREQUENCY UNIT USING IT, AND METHOD FOR MANUFACTURING THE SAME | |
| JP2004153165A (ja) | 半導体素子収納用パッケージ及びその実装構造 | |
| JPH05166965A (ja) | パッケージ構造体 | |
| JPH0314486A (ja) | 電子部品用パッケージ | |
| JPH11339898A (ja) | 高周波用入出力端子および高周波回路用パッケージ | |
| JPH10163376A (ja) | 高周波電力用半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20031216 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20031219 |
|
| LAPS | Cancellation because of no payment of annual fees |