JPH0381307B2 - - Google Patents
Info
- Publication number
- JPH0381307B2 JPH0381307B2 JP61019338A JP1933886A JPH0381307B2 JP H0381307 B2 JPH0381307 B2 JP H0381307B2 JP 61019338 A JP61019338 A JP 61019338A JP 1933886 A JP1933886 A JP 1933886A JP H0381307 B2 JPH0381307 B2 JP H0381307B2
- Authority
- JP
- Japan
- Prior art keywords
- tie bar
- lead
- lead frame
- narrow
- leads
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 claims description 14
- 229910000679 solder Inorganic materials 0.000 claims description 12
- 239000011347 resin Substances 0.000 claims description 10
- 229920005989 resin Polymers 0.000 claims description 10
- 238000007789 sealing Methods 0.000 claims description 10
- 238000004519 manufacturing process Methods 0.000 claims description 3
- 238000000034 method Methods 0.000 claims description 3
- 238000007747 plating Methods 0.000 claims description 3
- 238000005476 soldering Methods 0.000 claims 1
- 239000000463 material Substances 0.000 description 9
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical group [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- JEIPFZHSYJVQDO-UHFFFAOYSA-N iron(III) oxide Inorganic materials O=[Fe]O[Fe]=O JEIPFZHSYJVQDO-UHFFFAOYSA-N 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052742 iron Inorganic materials 0.000 description 1
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 description 1
- 230000005012 migration Effects 0.000 description 1
- 238000013508 migration Methods 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 238000009966 trimming Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49541—Geometry of the lead-frame
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/306—Lead-in-hole components, e.g. affixing or retention before soldering, spacing means
- H05K3/308—Adaptations of leads
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Lead Frames For Integrated Circuits (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置の製造方法にかかり特にこ
こで用いられるリードフレームに関する。
こで用いられるリードフレームに関する。
IC、LSI等の半導体装置は、第5図に示すよう
なリードフレームのパツド1に半導体素子を固着
し、この半導体素子の端子とリードフレームのイ
ンナーリード2とを金線あるいはアルミ線のボン
デイングにより接続し、更にこれらを樹脂で封止
することにより製造されている。
なリードフレームのパツド1に半導体素子を固着
し、この半導体素子の端子とリードフレームのイ
ンナーリード2とを金線あるいはアルミ線のボン
デイングにより接続し、更にこれらを樹脂で封止
することにより製造されている。
ここで、タイバー3はアウターリード4を組立
完了まで安定させ、かつ樹脂封止の際に、第6図
に示すように樹脂封止部5から流出する樹脂6の
流れ止めとして作用している。さらに、タイバー
3は、パツケージ後例えばメツキするようなもの
には、各リード間を導通させるための導通用のリ
ード線の役目もする。
完了まで安定させ、かつ樹脂封止の際に、第6図
に示すように樹脂封止部5から流出する樹脂6の
流れ止めとして作用している。さらに、タイバー
3は、パツケージ後例えばメツキするようなもの
には、各リード間を導通させるための導通用のリ
ード線の役目もする。
上記タイバー3は、パツケージ後、トリム&ホ
ーミング金型で切り落とされるが、このタイバー
カツトにより予めメツキ処理されていたリード
は、タイバー3と接続されていた部分(破断面)
において母材が露出する。
ーミング金型で切り落とされるが、このタイバー
カツトにより予めメツキ処理されていたリード
は、タイバー3と接続されていた部分(破断面)
において母材が露出する。
したがつて、この種のリードフレームを用いた
半導体装置は、プリント配線板に実装後、リード
フレームの母材が銅の場合、上記破断面において
カツパーマイグレイシヨン(Copper migration)
が発生する可能性があり、また母材が鉄系の場合
には上記破断面において銹が発生し、これにより
製品の信頼性を落とすという問題があつた。
半導体装置は、プリント配線板に実装後、リード
フレームの母材が銅の場合、上記破断面において
カツパーマイグレイシヨン(Copper migration)
が発生する可能性があり、また母材が鉄系の場合
には上記破断面において銹が発生し、これにより
製品の信頼性を落とすという問題があつた。
本発明は上記実情に鑑みてなされたもので、タ
イバーカツトによつて母材が露出する部分(メツ
キされない部分)による弊害を除去することがで
きるリードフレームを提供することを目的とす
る。
イバーカツトによつて母材が露出する部分(メツ
キされない部分)による弊害を除去することがで
きるリードフレームを提供することを目的とす
る。
この発明は、上記目的を達成するため、タイバ
ーの切除部が、前記半田固着に際し、半田層で覆
われる領域となるように、タイバーの取り付け位
置をリードの狭幅部と広幅部との間に決定すると
ともに、リードフレームを樹脂封止後、または半
導体チツプの実装に先立ち、少なくとも封止領域
の外側となる領域をめつきするようにし、タイバ
ーの切除部が、前記半田固着に際し、半田層で覆
われる領域となるように構成している。
ーの切除部が、前記半田固着に際し、半田層で覆
われる領域となるように、タイバーの取り付け位
置をリードの狭幅部と広幅部との間に決定すると
ともに、リードフレームを樹脂封止後、または半
導体チツプの実装に先立ち、少なくとも封止領域
の外側となる領域をめつきするようにし、タイバ
ーの切除部が、前記半田固着に際し、半田層で覆
われる領域となるように構成している。
すなわち、タイバーを上記境界に形成したこと
により、タイバーカツトによつて母材が露出する
部分も、上記リード狭幅部とリード広幅部との境
界付近となる。この境界付近は、リード狭幅部を
プリント配線板に挿入したのちに半田処理される
部分であるため、上記露出部分は半田で覆われ
る。
により、タイバーカツトによつて母材が露出する
部分も、上記リード狭幅部とリード広幅部との境
界付近となる。この境界付近は、リード狭幅部を
プリント配線板に挿入したのちに半田処理される
部分であるため、上記露出部分は半田で覆われ
る。
以下、本発明を添付図面を参照して詳細に説明
する。
する。
第1図は本発明に係るリードフレームの要部拡
大図である。同図において、10は半導体装置を
プリント配線板に実装する際にそのプリント配線
板に挿入されるリード狭幅部、11はリード狭幅
部10に連続するリード広幅部、12は各リード
間を連結するタイバーである。
大図である。同図において、10は半導体装置を
プリント配線板に実装する際にそのプリント配線
板に挿入されるリード狭幅部、11はリード狭幅
部10に連続するリード広幅部、12は各リード
間を連結するタイバーである。
すなわち、タイバー12をリード狭幅部10と
リード広幅部11との境界に形成するようにして
いる。そして、このリード部分はメツキ工程で半
田メツキが施される。
リード広幅部11との境界に形成するようにして
いる。そして、このリード部分はメツキ工程で半
田メツキが施される。
このようにして形成されたタイバー12を有す
るリードフレームは、半導体素子をパツケージし
たのち、トリミング&フオーミング金型で第2図
a〜dに示すようにタイバーカツトされる。
るリードフレームは、半導体素子をパツケージし
たのち、トリミング&フオーミング金型で第2図
a〜dに示すようにタイバーカツトされる。
第2図a〜dはそれぞれ上記タイバー12をタ
イバーカツトする場合の一例を示すもので、タイ
バーカツトによつて切り落とされる部分を斜線で
示している。
イバーカツトする場合の一例を示すもので、タイ
バーカツトによつて切り落とされる部分を斜線で
示している。
なお、タイバーカツトによつて切り落とす部分
の形状、すなわちタイバーカツトによつて母材が
露出するリード狭幅部10とリード広幅部との境
界の破断形状は、上記実施例に限らず、タイバー
カツトの刃物形状によつて適宜変更できるもので
ある。
の形状、すなわちタイバーカツトによつて母材が
露出するリード狭幅部10とリード広幅部との境
界の破断形状は、上記実施例に限らず、タイバー
カツトの刃物形状によつて適宜変更できるもので
ある。
第3図aおよびbは、それぞれ第2図aおよび
dに示すようにタイバーカツトされたリードをプ
リント配線板13の孔13aに挿入した状態に関
して示している。これらの図からも明らかなよう
に第3図aに示すリードはカツトされたテーパー
面によつてリードが孔13aの中心に案内される
が、第3図bに示すリードは横方向に位置ずれが
生じる場合があり、前者のタイバーカツトの方が
好ましい。
dに示すようにタイバーカツトされたリードをプ
リント配線板13の孔13aに挿入した状態に関
して示している。これらの図からも明らかなよう
に第3図aに示すリードはカツトされたテーパー
面によつてリードが孔13aの中心に案内される
が、第3図bに示すリードは横方向に位置ずれが
生じる場合があり、前者のタイバーカツトの方が
好ましい。
第4図は、第2図aに示すようにタイバーカツ
トされたリードをプリント配線板13の孔13a
に挿入したのち、この挿入部分を半田処理した場
合に関して示している。この場合、タイバーカツ
トによつて母材が露出しているテーパー面14
a,14bは、半田15で覆われるようになる。
なお、第4図bは第4図aのA−A断面図であ
る。
トされたリードをプリント配線板13の孔13a
に挿入したのち、この挿入部分を半田処理した場
合に関して示している。この場合、タイバーカツ
トによつて母材が露出しているテーパー面14
a,14bは、半田15で覆われるようになる。
なお、第4図bは第4図aのA−A断面図であ
る。
以上説明したように本発明によれば、タイバー
の切除部が、前記半田固着に際し、半田層で覆わ
れる領域となるように、タイバーの取り付け位置
を決定するとともに、リードフレームを樹脂封止
後、または半導体チツプの実装に先立ち、少なく
とも封止領域の外側となる領域をめつきするよう
にしたため、タイバーカツトによつてリードフレ
ームの母材が露出する部分を、プリント配線板に
実装する際に半田処理される箇所とすることがで
き、これによりタイバーカツトによつて母材が露
出することによる弊害を除去することができる。
の切除部が、前記半田固着に際し、半田層で覆わ
れる領域となるように、タイバーの取り付け位置
を決定するとともに、リードフレームを樹脂封止
後、または半導体チツプの実装に先立ち、少なく
とも封止領域の外側となる領域をめつきするよう
にしたため、タイバーカツトによつてリードフレ
ームの母材が露出する部分を、プリント配線板に
実装する際に半田処理される箇所とすることがで
き、これによりタイバーカツトによつて母材が露
出することによる弊害を除去することができる。
第1図は本発明に係るリードフレームの要部拡
大図、第2図a〜dはそれぞれ第1図におけるタ
イバーをタイバーカツトする場合の一例を示す
図、第3図aおよびbはそれぞれ第2図aおよび
dに示すようにタイバーカツトされたリードをプ
リント配線板の孔に挿入した状態を示す図、第4
図aは第3図aのリードを半田処理した状態を示
す図、第4図bは第4図aのA−A断面図であ
り、第5図は従来構造のリードフレームを示す平
面図、第6図は従来構造のリードフレームに樹脂
封止を施した状態を示す平面図である。 10……リード狭幅部、11……リード広幅
部、12……タイバー、13……プリント配線
板、15……半田。
大図、第2図a〜dはそれぞれ第1図におけるタ
イバーをタイバーカツトする場合の一例を示す
図、第3図aおよびbはそれぞれ第2図aおよび
dに示すようにタイバーカツトされたリードをプ
リント配線板の孔に挿入した状態を示す図、第4
図aは第3図aのリードを半田処理した状態を示
す図、第4図bは第4図aのA−A断面図であ
り、第5図は従来構造のリードフレームを示す平
面図、第6図は従来構造のリードフレームに樹脂
封止を施した状態を示す平面図である。 10……リード狭幅部、11……リード広幅
部、12……タイバー、13……プリント配線
板、15……半田。
Claims (1)
- 【特許請求の範囲】 1 プリント基板等に搾設された孔内にリードを
挿通し半田固着する半導体装置の製造方法におい
て、 半導体チツプ搭載部のまわりに配列され、前記
孔内に挿入される狭幅部と、前記狭幅部に連設さ
れた広幅部とを有する複数のリードと、隣接する
前記リードを連結すべく前記狭幅部と広幅部との
間に配設されたタイバーとを含むリードフレーム
を形成するリードフレーム形成工程と、 前記リードフレームに半導体チツプを装着する
半導体チツプ装着工程と、 樹脂封止を行う樹脂封止工程と、 前記樹脂封止工程後、または半導体チツプ装着
工程に先立ち、少なくとも封止領域の外側となる
領域をめつきするめつき工程と、 前記タイバーの切除によつて形成されるその切
除部が、前記リードの狭幅部と広幅部との間に介
在し、かつ半田固着時に半田層で覆われる位置に
なるように前記タイバーを切除するタイバー切除
工程とを含むことを特徴とする半導体装置の製造
方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1933886A JPS62177952A (ja) | 1986-01-31 | 1986-01-31 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1933886A JPS62177952A (ja) | 1986-01-31 | 1986-01-31 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS62177952A JPS62177952A (ja) | 1987-08-04 |
JPH0381307B2 true JPH0381307B2 (ja) | 1991-12-27 |
Family
ID=11996614
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1933886A Granted JPS62177952A (ja) | 1986-01-31 | 1986-01-31 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS62177952A (ja) |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6234445B2 (ja) * | 1982-08-31 | 1987-07-27 | Furukawa Aluminium |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6234445U (ja) * | 1985-08-20 | 1987-02-28 |
-
1986
- 1986-01-31 JP JP1933886A patent/JPS62177952A/ja active Granted
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6234445B2 (ja) * | 1982-08-31 | 1987-07-27 | Furukawa Aluminium |
Also Published As
Publication number | Publication date |
---|---|
JPS62177952A (ja) | 1987-08-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7023074B2 (en) | Enhanced solder joint strength and ease of inspection of leadless leadframe package (LLP) | |
US5554886A (en) | Lead frame and semiconductor package with such lead frame | |
US5391439A (en) | Leadframe adapted to support semiconductor elements | |
KR100336080B1 (ko) | 반도체 장치 및 그 제조방법 | |
US3436810A (en) | Method of packaging integrated circuits | |
US20070096271A1 (en) | Substrate frame | |
US5844779A (en) | Semiconductor package, and semiconductor device using the same | |
KR19990031914A (ko) | 칩 스케일 패키지 | |
JP3455685B2 (ja) | 半導体装置の製造方法 | |
US5406119A (en) | Lead frame | |
JPH11340609A (ja) | プリント配線板、および単位配線板の製造方法 | |
JPH0381307B2 (ja) | ||
JP2798108B2 (ja) | 混成集積回路装置 | |
JPS63283147A (ja) | 半導体装置 | |
JPS58178544A (ja) | リ−ドフレ−ム | |
JPS6143857B2 (ja) | ||
JP3342172B2 (ja) | 電子回路部品及びその製造方法 | |
JP2741787B2 (ja) | リードフレーム切断方法 | |
JPH02302068A (ja) | トランスファーモールド型混成集積回路 | |
JPH05326744A (ja) | リードレスタイプの半導体パッケージおよびその実装方法 | |
KR200243279Y1 (ko) | 반도체장치용써킷테이프 | |
JPS63160262A (ja) | リ−ドフレ−ムおよびそれを用いた半導体装置 | |
JP3192238B2 (ja) | 半導体装置の組立方法 | |
JPH05259361A (ja) | 樹脂封止型半導体装置 | |
JPH03120854A (ja) | 樹脂封止型半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |