JPS62172795A - セラミツク多層基板 - Google Patents
セラミツク多層基板Info
- Publication number
- JPS62172795A JPS62172795A JP1401186A JP1401186A JPS62172795A JP S62172795 A JPS62172795 A JP S62172795A JP 1401186 A JP1401186 A JP 1401186A JP 1401186 A JP1401186 A JP 1401186A JP S62172795 A JPS62172795 A JP S62172795A
- Authority
- JP
- Japan
- Prior art keywords
- via hole
- green sheet
- diameter
- multilayer substrate
- ceramic multilayer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000919 ceramic Substances 0.000 title claims description 23
- 239000000758 substrate Substances 0.000 title claims description 22
- 239000004020 conductor Substances 0.000 claims description 26
- 238000003475 lamination Methods 0.000 description 4
- 230000035939 shock Effects 0.000 description 4
- 238000010304 firing Methods 0.000 description 3
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 241000270666 Testudines Species 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 230000003685 thermal hair damage Effects 0.000 description 1
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、高密度実装、高密度配線を可能にするセラミ
ック多層基板に関するものである。
ック多層基板に関するものである。
従来の技術
近年、電子機器の小型化、多機能化に伴い、基板の多層
化が図られ、また、熱伝導性、耐熱性。
化が図られ、また、熱伝導性、耐熱性。
化学的耐久性に有機材料基板より秀れるセラミック基板
が使われるようになった。
が使われるようになった。
以下図面を参照しながら従来のセラミック多層基板の一
例について説明する。
例について説明する。
第3図は従来のセラミック多層基板の断面図であり、9
.IQ、11はそれぞれ第1.第2.第3層のグリーン
シート、12は導体層である0第4図、第6図は従来例
のセラミック基板のバイアホールの構成図であり、第4
図は積層前のグリーンシートを示し、13.14はそれ
ぞれ第1.第2層のグリーンシート、16゜16は導体
層であり、図中亀は導体の回り込み寸法である。第6図
は第1.第2層のグリーンシー)13.14の積層ズレ
を示し、21は導体層15.16の未接続部を示してい
る。
.IQ、11はそれぞれ第1.第2.第3層のグリーン
シート、12は導体層である0第4図、第6図は従来例
のセラミック基板のバイアホールの構成図であり、第4
図は積層前のグリーンシートを示し、13.14はそれ
ぞれ第1.第2層のグリーンシート、16゜16は導体
層であり、図中亀は導体の回り込み寸法である。第6図
は第1.第2層のグリーンシー)13.14の積層ズレ
を示し、21は導体層15.16の未接続部を示してい
る。
上記第3図のようにバイアホールが第1と第2のグリー
ンシートを貫く場合、第4図のように2枚のグリーンシ
ー)13.14にそれぞれパンチ等で開孔されたバイア
ホールの上から導体を印刷し、下面から吸引することに
よりバイアホール内壁に導体を被着させ、さらに、下面
に寸法aで回り込ませた後正確に積層する。前述のよう
にして積層されたグリーンシートを適当枚数を圧着し焼
成することでセラミック多層基板となる。
ンシートを貫く場合、第4図のように2枚のグリーンシ
ー)13.14にそれぞれパンチ等で開孔されたバイア
ホールの上から導体を印刷し、下面から吸引することに
よりバイアホール内壁に導体を被着させ、さらに、下面
に寸法aで回り込ませた後正確に積層する。前述のよう
にして積層されたグリーンシートを適当枚数を圧着し焼
成することでセラミック多層基板となる。
以上のように構成されたセラミック多層基板は、上記バ
イアホールによって表面積と内部2層目が導通する。
イアホールによって表面積と内部2層目が導通する。
発明が解決しようとする問題点
しかしながら上記のような構成では、第1のグリーンシ
ートと第2のグリーンシートを積層する場合、第5図に
示したように積層ズレがあり、しかも第1のグリーンシ
ートのバイアホール下面への導体の回り込み寸法aが小
さい時、導体の未結線部ができる。この未結線部が多い
と、導体の抵抗値が上がり、信号伝播速度が遅くなり又
、熱的。
ートと第2のグリーンシートを積層する場合、第5図に
示したように積層ズレがあり、しかも第1のグリーンシ
ートのバイアホール下面への導体の回り込み寸法aが小
さい時、導体の未結線部ができる。この未結線部が多い
と、導体の抵抗値が上がり、信号伝播速度が遅くなり又
、熱的。
機械的衝撃により断線するという機能上かつ信頼性上重
大な問題を有していた。
大な問題を有していた。
本発明は上記問題点に鑑み、積層時にズしても導体の未
接続部ができに<<、導体の接続抵抗も上がることなく
、しかも、熱的5機械的衝撃にも断線しないセラミック
多層基板を提供するものである。
接続部ができに<<、導体の接続抵抗も上がることなく
、しかも、熱的5機械的衝撃にも断線しないセラミック
多層基板を提供するものである。
問題点を解決するだめの手段
上記問題点を解決するために本発明のセラミック多層基
板は、第1のグリーンシートに開孔された第1のバイア
ホールよりも径の小さい第2のバイアホールを第2のグ
リーンシートに開孔し、かつ第2のバイアホール周辺の
導体層の径を第1のバイアホールの径よりも充分大きく
構成したものである。
板は、第1のグリーンシートに開孔された第1のバイア
ホールよりも径の小さい第2のバイアホールを第2のグ
リーンシートに開孔し、かつ第2のバイアホール周辺の
導体層の径を第1のバイアホールの径よりも充分大きく
構成したものである。
作用
本発明は上記した構成によって、第1のグリーンシート
と第2のグリーンシートの積層ずれがあったとしても、
第2のグリーンシートの第2のバイアホールが第1のグ
リーンシートの第1のバイアホールの径より外に外れる
ことがな、く、しかも第1のバイアホールは第2のグリ
ーンシート上に形成された第2のバイアホール上の充分
大きな径の導体層と接続されることとなる。
と第2のグリーンシートの積層ずれがあったとしても、
第2のグリーンシートの第2のバイアホールが第1のグ
リーンシートの第1のバイアホールの径より外に外れる
ことがな、く、しかも第1のバイアホールは第2のグリ
ーンシート上に形成された第2のバイアホール上の充分
大きな径の導体層と接続されることとなる。
実施例
以下、本発明の実施例のセラミyり多層基板について、
図面を参照しながら説明する。
図面を参照しながら説明する。
第1図は本発明の一実施例におけるセラミック多層基板
を示す。1,2はそれぞれガラス、アルミナセラミック
スの第1のグリーンシート、第2のグリーンシートであ
る03,4はそれぞれAg又はAg/Pdを主成分とす
る第1.第2の導体層であり、第1.第2のグリーンシ
ート1,2に開孔されたバイアホール6.6に設けられ
ている。第1のバイアホール5の径よりも第2のグリー
ンシート2に開孔された第2のバイアホール6の方が径
が小さく、さらに第2のグリーンシート2上に形成され
、第2のグリーンシート2に開孔されたバイアホール6
と同じ中心をもつ導体層4の径の方が大きい。
を示す。1,2はそれぞれガラス、アルミナセラミック
スの第1のグリーンシート、第2のグリーンシートであ
る03,4はそれぞれAg又はAg/Pdを主成分とす
る第1.第2の導体層であり、第1.第2のグリーンシ
ート1,2に開孔されたバイアホール6.6に設けられ
ている。第1のバイアホール5の径よりも第2のグリー
ンシート2に開孔された第2のバイアホール6の方が径
が小さく、さらに第2のグリーンシート2上に形成され
、第2のグリーンシート2に開孔されたバイアホール6
と同じ中心をもつ導体層4の径の方が大きい。
以上のように構成されたグリーンシートとさらに必要枚
のグリーンシートを積層してプレスし、焼成することに
よりセラミック多層基板を得る。
のグリーンシートを積層してプレスし、焼成することに
よりセラミック多層基板を得る。
以上のように本実施例によれば、第1のグリーンシート
1に開孔された第1のバイアホール5の下に第2のグリ
ーンシート6に開孔され、しかも第1のバイアホール6
よりも径の小さい第2のバイアホール6と、第1のバイ
アホール5よりも径の大きい導体層4を設けることによ
り、第1図に示すように第1のグリーンシート1と第2
のグリーンシート6の積層時に位置ずれしても、第1の
グリーンシート1の導体層3と第2のグリーンシート2
の導体層4が接続されることとなり、多少のずれでは未
接続部のないセラミック基板が得られ、完全に接続して
いる為に熱的1機械的衝撃にも断線することがない基板
を得ることができる。
1に開孔された第1のバイアホール5の下に第2のグリ
ーンシート6に開孔され、しかも第1のバイアホール6
よりも径の小さい第2のバイアホール6と、第1のバイ
アホール5よりも径の大きい導体層4を設けることによ
り、第1図に示すように第1のグリーンシート1と第2
のグリーンシート6の積層時に位置ずれしても、第1の
グリーンシート1の導体層3と第2のグリーンシート2
の導体層4が接続されることとなり、多少のずれでは未
接続部のないセラミック基板が得られ、完全に接続して
いる為に熱的1機械的衝撃にも断線することがない基板
を得ることができる。
さらに、第1のバイアホール5の径と第2のバイアホー
ル6の径と第1の導体層3の径と第2の導体層6の径は
プロセス等の精度から適当に設定することができる。
ル6の径と第1の導体層3の径と第2の導体層6の径は
プロセス等の精度から適当に設定することができる。
なお、上記の実施例において、セラミック基材をガラス
、アルミナセラミックス、導体をAg1又はAg/Pd
を主成分とするものとしたが、他のセラミック、導体の
組合わせでも良い。
、アルミナセラミックス、導体をAg1又はAg/Pd
を主成分とするものとしたが、他のセラミック、導体の
組合わせでも良い。
発明の効果
以上のように本発明は、第1のグリーンシートに開孔さ
れた第1のバイアホールと、このバイアホールよりも径
が小さく第2のグリーンシートに開孔された第2のバイ
アホールが重なり、しかも第2のバイアホール周辺の導
体層の径が第1のバイアホールの径よりも充分大きいの
で、第1のグリ−シート、第2のグリーンシートを積層
する際に位置ずれしても未接線部分が殆どないバイアホ
ールを形成することができ、導体抵抗の小さい熱的1機
械的衝撃にも断線しにくいセラミック基板を得ることが
できる。
れた第1のバイアホールと、このバイアホールよりも径
が小さく第2のグリーンシートに開孔された第2のバイ
アホールが重なり、しかも第2のバイアホール周辺の導
体層の径が第1のバイアホールの径よりも充分大きいの
で、第1のグリ−シート、第2のグリーンシートを積層
する際に位置ずれしても未接線部分が殆どないバイアホ
ールを形成することができ、導体抵抗の小さい熱的1機
械的衝撃にも断線しにくいセラミック基板を得ることが
できる。
第1図は本発明の一実施例におけるセラミック多層基板
の断面図、第2図は同基板の積層前の断面図、第3図、
第4図、第6図は従来のセラミック多層基板の焼成前の
断面図である。 1.2・・・・・・グリーンシート、3,4・・・・・
・導体層、5.6・・・・・・バイアホール。 代理人の氏名 弁理士 中 尾 敏 男 ほか1名IR
稼 敏 FiR’ fig
の断面図、第2図は同基板の積層前の断面図、第3図、
第4図、第6図は従来のセラミック多層基板の焼成前の
断面図である。 1.2・・・・・・グリーンシート、3,4・・・・・
・導体層、5.6・・・・・・バイアホール。 代理人の氏名 弁理士 中 尾 敏 男 ほか1名IR
稼 敏 FiR’ fig
Claims (1)
- 第1のバイアホールが開孔された第1のグリーンシー
トと、この第1のバイアホールよりも径の小さい第2の
バイアホールが開孔され、かつ第1のバイアホールに第
2のバイアホールが重なるように第1のグリーンシート
に積層された第2のグリーンシートを備え、上記第2の
グリーンシートに開孔された第2のバイアホール周辺の
導体層の径が上記第1のバイアホールの径よりも充分大
きいことを特徴とするセラミック多層基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1401186A JPS62172795A (ja) | 1986-01-24 | 1986-01-24 | セラミツク多層基板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1401186A JPS62172795A (ja) | 1986-01-24 | 1986-01-24 | セラミツク多層基板 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS62172795A true JPS62172795A (ja) | 1987-07-29 |
Family
ID=11849255
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1401186A Pending JPS62172795A (ja) | 1986-01-24 | 1986-01-24 | セラミツク多層基板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS62172795A (ja) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS56150897A (en) * | 1980-04-23 | 1981-11-21 | Fujitsu Ltd | Method of manufacturing multilayer printed board |
JPS5743497A (en) * | 1980-08-29 | 1982-03-11 | Fujitsu Ltd | Method of connecting between layers of multilayer circuit |
-
1986
- 1986-01-24 JP JP1401186A patent/JPS62172795A/ja active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS56150897A (en) * | 1980-04-23 | 1981-11-21 | Fujitsu Ltd | Method of manufacturing multilayer printed board |
JPS5743497A (en) * | 1980-08-29 | 1982-03-11 | Fujitsu Ltd | Method of connecting between layers of multilayer circuit |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI333684B (en) | Package substrate having embedded capacitor | |
JPH04361563A (ja) | 集積回路用パッケージ | |
KR100489820B1 (ko) | 세라믹 다층기판 및 그 제조방법 | |
JPH03257893A (ja) | 多層配線基板の製造方法 | |
JPS62172795A (ja) | セラミツク多層基板 | |
JPH05327222A (ja) | セラミック多層配線基板 | |
JP2000068149A (ja) | 積層電子部品及びその製造方法 | |
JP3064751B2 (ja) | 多層型ジャンパーチップの製造方法 | |
JPH01298796A (ja) | 混成集積回路 | |
JPS60227494A (ja) | セラミツク多層配線板 | |
JPH09237855A (ja) | セラミックス多層配線基板 | |
JPS62244196A (ja) | セラミツク多層基板の製造方法 | |
JPS6185896A (ja) | 多層配線板 | |
JPH11135948A (ja) | 多層回路基板 | |
JPS62172793A (ja) | セラミツク多層回路基板の製造方法 | |
JPS62172794A (ja) | セラミツク多層回路基板の製造方法 | |
JPH06125178A (ja) | セラミックス多層基板及びその製造方法 | |
JP2725394B2 (ja) | 多層プリント基板 | |
JPH0517905Y2 (ja) | ||
JPS6388889A (ja) | 両面印刷基板およびその製造法 | |
JPS63156393A (ja) | セラミツク多層回路基板の製造方法 | |
JPS61139093A (ja) | セラミツク多層印刷配線板 | |
JPH0249741Y2 (ja) | ||
JPS63102398A (ja) | セラミツク回路基板の製造方法 | |
JPS62200788A (ja) | 多層プリント板 |