JPS62166561U - - Google Patents

Info

Publication number
JPS62166561U
JPS62166561U JP5444986U JP5444986U JPS62166561U JP S62166561 U JPS62166561 U JP S62166561U JP 5444986 U JP5444986 U JP 5444986U JP 5444986 U JP5444986 U JP 5444986U JP S62166561 U JPS62166561 U JP S62166561U
Authority
JP
Japan
Prior art keywords
bidirectional buffer
output
terminal
interface terminal
detection circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP5444986U
Other languages
English (en)
Other versions
JPH0454530Y2 (ja
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP5444986U priority Critical patent/JPH0454530Y2/ja
Publication of JPS62166561U publication Critical patent/JPS62166561U/ja
Application granted granted Critical
Publication of JPH0454530Y2 publication Critical patent/JPH0454530Y2/ja
Expired legal-status Critical Current

Links

Landscapes

  • Credit Cards Or The Like (AREA)

Description

【図面の簡単な説明】
第１図は、本考案のメモリカードのブロツク図
、第２図は、双方向性バツフアの一実施例の回路
図。第３図は、双方向性バツフアの一実施例の簡
易型回路図。第４図は、双方向性バツフアの一実
施例の接地抵抗付型回路図。第５図は、従来のメ
モリカードのブロツク図。第６図は、従来のメモ
リカードの接地抵抗付型ブロツク図。 １は、インタフエース用端子、２は、スタテイ
ツクＲＡＭ、３は、双方向性バツフア、４は、電
圧検出回路、５は、電池、６は、データバス、７
は、双方向性バツフアへのアドレスバス、８は、
アドレスバス、９は、双方向性バツフアへの出力
制御信号線、１０は、双方向性バツフアへの書き
込み制御信号線、１１は、双方向性バツフアへの
動作制御信号線、１２は、出力制御信号線、１３
は、書き込み制御信号線、１４は、動作制御信号
線、１５は、電源状態出力信号線、１６は、ダイ
オード、２０は、入出力端子、２１は、出力端子
、２２は、ＣＳ端子、２３は、Ｖｓｓ端子、２４
は、Ｖｃｃ端子、２５は、インバータ、２６は、
Ｐチヤンネルトランジスタ、２７は、Ｎチヤンネ
ルトランジスタ、２８は、アンド、２９は、ノア
、３０は、インバータ、６０は、接地用抵抗。

Claims (1)

    【実用新案登録請求の範囲】
  1. 少なくともインタフエース用端子とスタテイツ
    クＲＡＭと電池と電圧検出回路を有し、前記イン
    タフエース用端子とスタテイツクＲＡＭの入力端
    子との間に双方向性のバツフアを有し、前記の電
    圧検出回路の出力により前記双方向性バツフアの
    入出力方向を切換えインタフエース用端子への出
    力状態においては接地レベルを出力することを特
    徴とするメモリカード。
JP5444986U 1986-04-11 1986-04-11 Expired JPH0454530Y2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5444986U JPH0454530Y2 (ja) 1986-04-11 1986-04-11

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5444986U JPH0454530Y2 (ja) 1986-04-11 1986-04-11

Publications (2)

Publication Number Publication Date
JPS62166561U true JPS62166561U (ja) 1987-10-22
JPH0454530Y2 JPH0454530Y2 (ja) 1992-12-21

Family

ID=30881453

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5444986U Expired JPH0454530Y2 (ja) 1986-04-11 1986-04-11

Country Status (1)

Country Link
JP (1) JPH0454530Y2 (ja)

Also Published As

Publication number Publication date
JPH0454530Y2 (ja) 1992-12-21

Similar Documents

Publication Publication Date Title
US4779230A (en) CMOS static ram cell provided with an additional bipolar drive transistor
JPS62166561U (ja)
JPH0529898Y2 (ja)
JP2517540Y2 (ja) Ｉｃカード
JP2690554B2 (ja) 半導体記憶装置
SU422043A1 (ja)
KR940008120Y1 (ko) 디스플레이용 메모리 제어회로
JPS5897800U (ja) メモリ装置
SU1064318A1 (ru) Элемент пам ти дл накопител с произвольной выборкой
KR860009426A (ko) 반도체 메모리
JPS619930U (ja) 電源投入検出・記憶回路
JPS6055129U (ja) 出力回路
JPS6225797Y2 (ja)
JPS60172434U (ja) 始動時誤動作防止回路
JPS59130300U (ja) 半導体メモリのデ−タ内容保護装置
JPS59168900U (ja) プログラムメモリの障害検出回路
JPS60175399U (ja) Ｅｅｐｒｏｍの書き込み電圧制御回路
JPS59112398U (ja) 半導体メモリ回路
JPS5942646U (ja) 入力回路
JPS63147754U (ja)
JPS5914426U (ja) 入力回路
JPS6214536U (ja)
JPS6324755U (ja)
JPS62175330U (ja)
JPS61149199U (ja)