JPS62166528A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPS62166528A
JPS62166528A JP970386A JP970386A JPS62166528A JP S62166528 A JPS62166528 A JP S62166528A JP 970386 A JP970386 A JP 970386A JP 970386 A JP970386 A JP 970386A JP S62166528 A JPS62166528 A JP S62166528A
Authority
JP
Japan
Prior art keywords
silicon
film
polycrystalline silicon
insulating film
oxide film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP970386A
Other languages
English (en)
Inventor
Manabu Henmi
逸見 学
Kenji Kishi
健志 岸
Ban Nakajima
中島 蕃
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP970386A priority Critical patent/JPS62166528A/ja
Publication of JPS62166528A publication Critical patent/JPS62166528A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 発明の属する技術分野 本発明は、非晶質シリコンあるいは多結晶シリコン上の
絶縁膜のピンホール密度を低減し、その絶縁膜の絶縁耐
圧“を向上させる方法に関するものである。
従来の技術 非晶質シリコンあるいは多結晶シリコン上の絶縁膜につ
いては、実用的な観点から数多くの報告がある。まず、
通常の熱酸化法にて形成した酸化シリコン膜の絶縁耐圧
向上方法について述べる。
品出等は、多結晶シリコンの酸化前熱処理が、酸化シリ
コン膜の耐圧向上に有効であることを指摘し、その熱処
理温度として、1100℃を推奨した。
Anderaon等は、多結晶シリコンの酸化温度とし
て、高温が望ましいことを論じ、1150℃の酸化条件
を推奨した。 また、Brown等は、多結晶シリコン
の酸化直後の熱処理が有効であることを指摘した。 一
方、MOri等は、こうした熱酸化法による酸化シリコ
ンだけでは歩留まりが低いとして、酸化シリコン膜、窒
化シリコン膜、酸化シリコン膜の3層構造を提案し、こ
の構造の絶縁耐圧のヒストグラムが優れていることを報
告した。。
1)品出等、第32回応用物理学関係連合講演会。
予稿集(1985) P、506 り  R,M、Anderson et al: J、
Appl、 Phys、 48+11(1977)P、
4834 !l)  D、に、Brown  et  at  :
  J、Electrochem、Soc。
1’30.7(1983)P、1597゜4)  S、
Mori  et  al  :  1985  Sy
mposium on VLSITechnology
 P、16゜ しかしながら、実験の結果、上記の報告例は、必ずしも
有効でないことがわかった。まず、多結晶シリコンの酸
化前熱処理であるが、900℃。
1000℃、 1100℃の3条件を調べた結果、熱処
理温度の上昇とともに酸化シリコン膜の絶縁耐圧が低下
した。次に、多結晶シリコンの酸化温度については、8
00℃、900℃、 1000℃ の3条件を調べた結
果、酸化温度の上昇とともに絶縁耐圧が向上したが、そ
の差は僅かであった。1100℃以上の熱処理。
あるいは熱酸量化は、あらかじめ形成した拡散層(ソー
ス、トレイン、n−ウェル、p−ウェル等)。
チャネルドープ層、チャネルストップ層などの再拡散を
促すという不都合を生じること、また、放射線耐性の観
点からも、1100℃以上の熱処理、熱酸化は望ましく
ない。次に、多結晶シリコンの酸化直後の熱処理である
が、900℃、 1000℃、 1100℃の3条件に
ついて調べた結果、高温はど絶縁耐圧が向上したものの
、その差は僅かであった。このように、我々の試料を用
いた実験では、従来報告された方法は必ずしも有効では
なかった。
発明の目的 本発明の目的は、多結晶シリコン上の絶縁膜のピンホー
ル密度を低減し、絶縁耐圧を向上させる方法を提供する
ことにある。
発明の構成及び実施例 本発明は、多結晶シリコン上の絶縁膜を通してイオン打
ち込みを行うことを最も主要な特徴とする。我々の試料
の製作条件を表1に示す。まず、多結晶シリコンを形成
し、次いで、リンのイオン打ち込みと酸化前熱処理を行
うことによって、多結晶シリコンをn型化する。多結晶
シリコンの酸化は900℃にて行い、酸化シリコン膜の
膜厚は170又であった。次いで、一部の試料について
、その酸化シリコン膜を通してリンのイオン打ち込みを
行った。次いで、1000℃おるいは1100℃にて熱
処理を行った。比較のために、リンのイオン打ち込みを
行わない試料についても、1000℃あるいは1100
℃にて熱処理を行った。 次いで、上位電極としてモリ
ブデンを形成し、酸化シリコン膜の絶縁耐圧を測定した
。ゲート電流が1.0 X 10””Aのときの印加電
圧を絶縁耐圧と定義する。上位電極の面積は、2500
00 pm” (= 500 pm” )であり、サン
プル数はそれぞれ犯例である。第1図(a)に示すよう
に、酸化後にリンイオン打ち込み及び熱処理をしなかっ
た試料の絶縁耐圧はゼロ(V)であることがわかる。第
1図(b) 、 (e)に示すように、酸化後のリンの
イオン打ち込みはせずに単に酸化後の熱処理を行うだけ
では、絶縁耐圧はほとんど改善されないことがわかる。
一方、熱酸化後に、リンのイオン打ち込み(ドーズ量は
3.9 X 10110l5” )と熱処理を行った試
料については、第1図(d) 、 (e)に示すように
、明らかに絶縁耐圧が向上していることがわかる。
第1図(b)と第1図(d)あるいは、第1図Cc)と
第1図(e)を比較すると、この雑録耐圧向上は、イオ
ン打ち込みによるものと推論できる。さらにこの絶縁耐
圧向上のメカニズムとしては、酸化シリコン膜中のウィ
ークスポットとして作用するある構造が、打ち込まれた
イオンの衝撃によって破壊され、その結果、ウィークス
ポットが解消されたものと解釈される。なお、リンのイ
オン打ち込みによシリン濃度の増加が、この絶縁耐圧向
上にどの程度の寄与を与えているか調べるため、酸化膜
形成前にリンのイオン打ち込み(打ち込み量1.3 X
 10110l5”〜6.5 XIO15am−2) 
 を行った試料kfi作した。検討の結果、上記の範囲
では、多結果シリコン中のリン濃度は、絶縁耐圧にほと
んど影響を及ぼしていないことがわかった。従って、上
記の絶縁耐圧の向上は、イオン打ち込みの効果と云って
よい。絶縁耐圧向上に効果のある打ち込み量は、4 X
 1014cm−2〜4X10cm  の範囲である。
ここで、多結晶シリコンの形状の影響について述べる。
第2図(a)は、平坦な形状を示す断面構造図である。
1はシ・リコン基板、2は酸化シリコン膜、3は多結晶
シリコン、4は酸化シリコン膜である。
この構造に、イオン打ち込み(I/I) t−行うと酸
化シリコン膜4の絶縁耐圧が向上することは前に−述べ
た。第2図(b)は、多結晶シリコン3の一部に段差が
ある場合を示す。酸化シリコン膜4も、多結晶シリコン
3の表面形状に従って形成されるため、角部分では平坦
でなくなる。しかし、イオン打ち込みの効果は、酸化シ
リコン膜4をイオンが通過することにより生じるため、
第2図(b)の場合でも、酸化シリコン膜4の絶縁耐圧
は向上する。
次に、第2図(e)に示すように、溝の中に多結晶シリ
コン3が埋め込まれている場合を考えよう。この場合、
側壁はほぼ垂直に切り立っていることが多く、酸化シリ
コン膜4も、その表面形状を受は継いでほぼ垂直になる
。この場合、側壁に形成された酸化シリコン膜4の一部
は、イオン打ち込みによるイオンが通過しないことがあ
るため、何らかの工夫が必要となる。−例として、シリ
コンウェハに対して、角度を次々に変えてイオン打ち込
みを行い、側壁部の酸化シリコン膜4に、まんべんなく
イオンを打ち込む。
次に、実際の半導体集積回路の製造工程に本発明を応用
した例を説明する。第3図は、1つのMO8型トランジ
スタと、1つのMO8型キャパシタから成る半導体記憶
回路の製造工程を示す断面構蚕′図である。第3図(a
)において、1はp−型シリコン基板内2は酸化シリコ
ン膜、3はn1多結晶シリコン、5はゲート電極として
作用するn生型多結晶シリコン、5′はワードラインと
して作用するn生型多結晶シリコン、6はソース、ドレ
インとして作用するn生鉱散層である。通常の熱酸化法
にて多結晶シリコン30表面を酸化すると第3図(b)
の構造を得る。4は酸化シリコン膜である。次いで、ウ
ェハ全面にリンのイオン打ち込み(I;/I )w行う
(第3図(c)を参照) 次いで、熱処理を施した後、
多結晶シリコン7を形成すると第3図(d)の構造を得
る。ここで、多結晶シリコン3.酸化シリコン膜4.多
結晶シリコン7の3層構造が、MOSキャパシタとして
作用する。イオン打ち込みの効果により、このMOSキ
ャパシタの絶縁耐圧が向上する。
第4図も、1つのMO8型トランジスタと、1つのMO
8型キャパシタから成る半導体記憶回路の製造工程を示
す断面構造図である。第3図の構造がキャパシタをゲー
ト領域や配線領域の直上に設けているのに対し、第4図
の構造では、キャパシタがシリコン基板内に形成された
溝の中に設けられる。第4図(a)において、1はp型
シリコン基板、2は酸化シリコン膜、2′は酸化シリコ
ン膜、3はn生型多結晶シリコン、5はゲート電極とし
て作用するn生型多結晶シリコン、6はソース、ドレイ
ンとして作用するn生鉱散層である。次いで、通常の熱
酸化法にて多結晶シリコン3の表面を酸化すると第4図
(b)の構造を得る。次いで、イオンの打ち込み角度を
変えなからウェハ全面にリンのイオン打ち込みを行う。
(第4図(e)t−参照) 次いで、熱処理を施した後
、多結晶シリコン7を形成すると第4図(d)の構造を
得る。ここで、多結晶シリコン3.酸化シリコン膜4.
多結晶シリコンの3層構造が、MOSキャパシタとして
作用する。イオン打ち込みの効果により、このMOSキ
ャパシタの絶縁耐圧が向上する。
以上の説明において、イオン打ち込みのイオン種をリン
としたが、他のイオン種、例えば、ひ素。
はう素、けい素、プロトン、アルゴン、でもよいことは
云うまでもない。また多結晶シリコン上の絶縁膜を熱酸
化法により形成した酸化シリコン膜としたが、他の絶縁
物、例えば、熱窒化法により′形成した窒化シリコン膜
、CVD法による酸化シリコン膜、CVD法による窒化
シリコン膜、CVD法による窒化シリコン膜、CVD法
による窒化シリコン膜の表面を熱酸化した酸化シリコン
膜/窒化シ析フン膜の二層膜、あるいは、これらの絶縁
膜を適当に組み合わせた多層膜、でもよいことは勿論で
ある。また、多結晶シリコンの導電型全n型としたがp
型でもよいことは云うまでもない。さらに、多結晶シリ
コンの代わりに非晶質シリコンでもよいことは勿論であ
る。
発明の詳細 な説明したように、本発明は、多結晶シリコンあるいは
非晶質シリコン上の絶縁膜の絶縁耐圧が向上するという
利点がある。これは、絶縁膜のリーク電流が低減する、
あるいは、絶縁膜の欠陥密度が減少する利点があると云
い換えてもよい。
この技術をダイナミック型MO8RAMに応用すると、
第3図、第4図に示すように、電荷蓄積用のキャパシタ
の絶縁耐圧が向上する(リーク電流が減少する)ために
、素子製造の歩留t、bが向上するという利点がある。
また絶縁膜のリーク電流が減少することは、長期信頼性
の向上を意味し、この点でも有利である。また。本発明
を縦積み0MO8構造に応用すると、ゲート電極(多結
晶シリコン)の上に形成されたゲート絶縁膜の絶縁耐圧
向上にも寄与できる。これらを含め、本発明は、SO工
構造や3次元構造の歩留シ向上に有用である。
表1 試料の製作条件 (表中、Oは実施したもの、−は実施しなかったものを
示す。)
【図面の簡単な説明】
第1図は、絶縁耐圧のヒストグラムを示し、先行技術に
よる方法と本発明による方法とを対比して特性を示す。 第2図は、イオン打ち込みの効果に及ぼす多結晶シリコ
ンの形状の影響、 第3図は、本発明を、実際の半導体集積回路の製造工程
に応用した場合の工程を示す断面構造図である。 第4図も、本発明を、実際の半導体集積回路の製造工程
に応用した場合の工程を示す断面構造図である。 1・・・p型シリコン基板 2.2′・・・酸化シリコン膜 3・・・n生型多結晶シリコン 4・・・熱酸化法により形成した酸化シリコン膜5・・
・ゲート電極として作用するn生型多結晶シリコン 5′・・・ワードラインとして作用するn生型多結晶シ
リコン 6・・・ソース、ドレインとして作用するn+拡散層7
・・・CVD法によシ形成したn生型多結晶シリコン特
許出願人 日本電信電話株式会社 代理人弁理士 玉 蟲 久 五 部 (外2名)JJJ
II“ 多結晶シリコンの形状の影響 第 2 図 !JJIIJJ!JJJ/1 第 3 因

Claims (1)

    【特許請求の範囲】
  1. (1)非晶質シリコンあるいは多結晶シリコンを形成す
    る工程と、そのシリコン上に絶縁膜を形成する工程と、
    前記絶縁膜を通してイオン打ち込みする工程と、前記絶
    縁膜上に導電層を形成する工程と、を具えることを特徴
    とする半導体装置の製造方法。
JP970386A 1986-01-20 1986-01-20 半導体装置の製造方法 Pending JPS62166528A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP970386A JPS62166528A (ja) 1986-01-20 1986-01-20 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP970386A JPS62166528A (ja) 1986-01-20 1986-01-20 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPS62166528A true JPS62166528A (ja) 1987-07-23

Family

ID=11727596

Family Applications (1)

Application Number Title Priority Date Filing Date
JP970386A Pending JPS62166528A (ja) 1986-01-20 1986-01-20 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPS62166528A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5217908A (en) * 1990-06-20 1993-06-08 Fujitsu Limited Semiconductor device having an insulator film of silicon oxide in which oh ions are incorporated

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5217908A (en) * 1990-06-20 1993-06-08 Fujitsu Limited Semiconductor device having an insulator film of silicon oxide in which oh ions are incorporated

Similar Documents

Publication Publication Date Title
US4554572A (en) Self-aligned stacked CMOS
US4447272A (en) Method for fabricating MNOS structures utilizing hydrogen ion implantation
JPH0624226B2 (ja) スタック形cmos装置の製造方法
TWI273709B (en) Semiconductor integrated circuit device and its manufacturing method
US5683920A (en) Method for fabricating semiconductor devices
US7700431B2 (en) Method for manufacturing a semiconductor device having polysilicon plugs
JP2624709B2 (ja) 半導体装置の製造方法
JPH04116869A (ja) 半導体素子およびその製造方法
KR20020014095A (ko) 반도체 소자의 게이트 산화막 제조방법
KR950012744B1 (ko) 반도체 기억장치의 제조방법
US6930006B2 (en) Electronic circuit structure with improved dielectric properties
US20060223292A1 (en) Method of manufacturing semiconductor device
JP4190791B2 (ja) 半導体集積回路装置の製造方法
JPS62166528A (ja) 半導体装置の製造方法
KR930009482B1 (ko) 반도체장치 및 그 제조방법
JPH03163876A (ja) 半導体装置
Wu et al. Polyoxides grown on n/sup+/polysilicon
US20020151129A1 (en) Method of manufacturing a semiconductor device
Wu et al. Characterization of thin textured tunnel oxide prepared by thermal oxidation of thin polysilicon film on silicon
KR100655115B1 (ko) 반도체 구조의 제조 방법
JPS61295644A (ja) 半導体装置の製造方法
JP3050989B2 (ja) 半導体素子の製造方法
KR20020002750A (ko) 반도체 소자의 트랜지스터 제조 방법
JPS63228664A (ja) ダイナミツクランダムアクセスメモリ装置
JPH06302779A (ja) 半導体装置及びその製造方法