JPS62162346A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS62162346A JPS62162346A JP27650686A JP27650686A JPS62162346A JP S62162346 A JPS62162346 A JP S62162346A JP 27650686 A JP27650686 A JP 27650686A JP 27650686 A JP27650686 A JP 27650686A JP S62162346 A JPS62162346 A JP S62162346A
- Authority
- JP
- Japan
- Prior art keywords
- lead frame
- lead
- tab
- pellet
- chain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はリードフレームを用いた半導体装置の製造方法
に関するものである。
に関するものである。
一般に、トランジスタＪＰ集積回路（ＩＣ）の如き半導
体製品を組み立てろ場合には、ｐＪ＋Ｘｉのパターンケ
ミカルエッチやプレス加工によって打ち抜いて整形した
金属リボン状のリードフレームを形成し、そのリードフ
レーム上に連続的に組み立てる方式がとられている。
体製品を組み立てろ場合には、ｐＪ＋Ｘｉのパターンケ
ミカルエッチやプレス加工によって打ち抜いて整形した
金属リボン状のリードフレームを形成し、そのリードフ
レーム上に連続的に組み立てる方式がとられている。
このようなリードフレームの一例としては、たとえば第
１図に示すような構造のものが考えられる。
１図に示すような構造のものが考えられる。
ところが、このリードフレーム構造においては、リード
フレームの各フレームユニットは電気的接続用のリード
部１（本例では簡略化のためにアウターリードは省略し
、インナーリードのみを示］、半導体チップであるペレ
ットを取り付けるためのペレットマウント部を構成する
タブ２．このタブ２を根株的に支持てるタブ吊り用リー
ド３を有し、各リード部１を図示しないワイヤでペレッ
トと電気的に接続しており、このようなフレームユニッ
ト連部はたとえば第１図の如く５コマ分を長さ方向に１
列に同時形成される。すなわち、このＩＪ−ドフレーム
は１連形の構造である。
フレームの各フレームユニットは電気的接続用のリード
部１（本例では簡略化のためにアウターリードは省略し
、インナーリードのみを示］、半導体チップであるペレ
ットを取り付けるためのペレットマウント部を構成する
タブ２．このタブ２を根株的に支持てるタブ吊り用リー
ド３を有し、各リード部１を図示しないワイヤでペレッ
トと電気的に接続しており、このようなフレームユニッ
ト連部はたとえば第１図の如く５コマ分を長さ方向に１
列に同時形成される。すなわち、このＩＪ−ドフレーム
は１連形の構造である。
そのため、このようなリードフレームを用いて半導体製
品の組立を行う場合、作業能力は１連のフレーム構造に
より制限されてしまうことになり、特に組立工程は他の
工程と比較しても最も作業速度が遅いので、生産能力が
この組立工程で決められることは極めて非能率的なもの
となってしまう。
品の組立を行う場合、作業能力は１連のフレーム構造に
より制限されてしまうことになり、特に組立工程は他の
工程と比較しても最も作業速度が遅いので、生産能力が
この組立工程で決められることは極めて非能率的なもの
となってしまう。
そこで、作業能力の向上のため、１連のリードフレーム
毎に１台の装置を用意し、並列的に組立作業を行うこと
も提案しうろが、この場合には、複数台の装置を必要と
てるので、設備費が非常に高価になる等の問題が生じ、
根本的な解決策とはならない。
毎に１台の装置を用意し、並列的に組立作業を行うこと
も提案しうろが、この場合には、複数台の装置を必要と
てるので、設備費が非常に高価になる等の問題が生じ、
根本的な解決策とはならない。
本発明は前記した諸問題を一挙に解消するためになされ
たもので、低い設備費で良好な生産性を得ることを目的
とするものである。
たもので、低い設備費で良好な生産性を得ることを目的
とするものである。
また本発明による半導体装置の製造方法は、リード部お
よびタブからなるリードフレームユニットの複数個が直
列に形成されたリードフレームユニット連部を複数並列
に一体に形成したリードフレームを作り、このリードフ
レームの各ユニットにおいてタブにペレットを取り付ケ
、該ペレットの電極部と前記リード部とをワイヤで接続
し、それをパッケージングしｔこ後、リードフレームの
不要部分を切断分離することを特徴とする。
よびタブからなるリードフレームユニットの複数個が直
列に形成されたリードフレームユニット連部を複数並列
に一体に形成したリードフレームを作り、このリードフ
レームの各ユニットにおいてタブにペレットを取り付ケ
、該ペレットの電極部と前記リード部とをワイヤで接続
し、それをパッケージングしｔこ後、リードフレームの
不要部分を切断分離することを特徴とする。
以下、本発明を図面に示す実施例にしたがってさらに説
明する。
明する。
第２図は本発明の半導体装置の製造方法において使用す
るリードフレームの一例を示す平面図である。
るリードフレームの一例を示す平面図である。
図２から明らかなように、この例は本発明で使用される
リードフレームユニット連部を２連に構成した例であり
、第１のフレーム連（ユニット連Ｗ）ＩＯＡと第２のフ
レーム連（ユニット連部）１０Ｂとが長手方向に２列状
に一体的に打ち抜いて形成されている。各フレーム連１
７１０Ｂは本例では５コマ分のフレームユニットにより
構成され、各フレームユニットはそれぞれリード部１１
Ａ、ＩＩＢ、ペレット取付用のタブ１２Ａ。
リードフレームユニット連部を２連に構成した例であり
、第１のフレーム連（ユニット連Ｗ）ＩＯＡと第２のフ
レーム連（ユニット連部）１０Ｂとが長手方向に２列状
に一体的に打ち抜いて形成されている。各フレーム連１
７１０Ｂは本例では５コマ分のフレームユニットにより
構成され、各フレームユニットはそれぞれリード部１１
Ａ、ＩＩＢ、ペレット取付用のタブ１２Ａ。
１２Ｂ、各タブ１２Ａ、１２Ｂを機械的に支持てるタブ
吊り用リード１３Ａ、１３Ｂを有し、各タブ１２Ａ、１
２Ｂ上に取り付けられろペレットの電極部は図示しない
ワイヤで各リード部１１Ａ。
吊り用リード１３Ａ、１３Ｂを有し、各タブ１２Ａ、１
２Ｂ上に取り付けられろペレットの電極部は図示しない
ワイヤで各リード部１１Ａ。
１１Ｂと電気的に接続される。
したがって、この例のリードフレームを用いると、リー
ドフレームの構成材料は通常のままで、単に１台の装置
の一部、たとえばレジンモールドの場合の金型や組立装
置のヘッド部を部分変更するだけで第１図の例に比して
２倍の作業能力を得ることができろ。すなわち１本発明
の半導体装置の製造方法によれば第２図の如く２連に形
成されたリードフレームを用いて半導体装置を製造てる
場合、ダイボンディングによりタブ１２Ａ、１２Ｂ上に
ペレットを取り付けた後、該ペレットの各電極部と各リ
ード部１１Ａ、１１Ｂをワイヤボンディングによりワイ
ヤで電気的に接続し、さらにそのリードフレームをたと
えばレジンモールド方式等でパッケージングし、それを
個々のパッケージに切断および成形して半導体装置を作
るのであるが、これらの諸作業は装置の一部のみの部分
変更により１連のリードフレームの２倍の作業能力で実
施できる。
ドフレームの構成材料は通常のままで、単に１台の装置
の一部、たとえばレジンモールドの場合の金型や組立装
置のヘッド部を部分変更するだけで第１図の例に比して
２倍の作業能力を得ることができろ。すなわち１本発明
の半導体装置の製造方法によれば第２図の如く２連に形
成されたリードフレームを用いて半導体装置を製造てる
場合、ダイボンディングによりタブ１２Ａ、１２Ｂ上に
ペレットを取り付けた後、該ペレットの各電極部と各リ
ード部１１Ａ、１１Ｂをワイヤボンディングによりワイ
ヤで電気的に接続し、さらにそのリードフレームをたと
えばレジンモールド方式等でパッケージングし、それを
個々のパッケージに切断および成形して半導体装置を作
るのであるが、これらの諸作業は装置の一部のみの部分
変更により１連のリードフレームの２倍の作業能力で実
施できる。
たとえば、ダイボンディングにより前記２連のリードフ
レーム（ユニット連部）のタブ１２Ａ。
レーム（ユニット連部）のタブ１２Ａ。
１２Ｂ上にペレット’＋２取り付ける作業について第３
図に基づいて説明すると、同図に示すようにペレット取
付用のコレットは各タブ１２Ａ、１２Ｂに合せて２連コ
レツト構造とされている。すなわち、この２連コレクト
は第１のコレット１４Ａと第２のコレット１４Ｂとから
なり、各コレット１４Ａ、１４Ｂはそれぞれタブ１２Ａ
、１２Ｂに取り付けるためのペレノ）１５Ａ、１５Ｂを
保持している。各コレット１４Ａと１４Ｂとの間の距離
石はフレーム連１０人、１０Ｂのタブ１２人。
図に基づいて説明すると、同図に示すようにペレット取
付用のコレットは各タブ１２Ａ、１２Ｂに合せて２連コ
レツト構造とされている。すなわち、この２連コレクト
は第１のコレット１４Ａと第２のコレット１４Ｂとから
なり、各コレット１４Ａ、１４Ｂはそれぞれタブ１２Ａ
、１２Ｂに取り付けるためのペレノ）１５Ａ、１５Ｂを
保持している。各コレット１４Ａと１４Ｂとの間の距離
石はフレーム連１０人、１０Ｂのタブ１２人。
１２Ｂのピッチと適合するよう選択されている。
したがって、第３図の例においては、２個のペレット１
５Ａ、１５Ｂを２連コレツト構造のコレット１４Ａ、１
４Ｂによりそれぞれのタブ１２Ａ。
５Ａ、１５Ｂを２連コレツト構造のコレット１４Ａ、１
４Ｂによりそれぞれのタブ１２Ａ。
１２Ｂに対して同時に取り付けることができ、１連のコ
レット構造に比して１回分のベレット取付時間で２倍の
ダイボンディング能力を待ろことができる。
レット構造に比して１回分のベレット取付時間で２倍の
ダイボンディング能力を待ろことができる。
また、ワイヤボンディングにより各リード部１１Ａ、１
１Ｂをベレット１５Ａ、１５Ｂの各電極部に接続する場
合にも、ワイヤボンディングマシンのヘッドと位置記憶
部を２連構造とすることにより、２連のフレーム連（ユ
ニツ） 連ｍ ） １０ Ａ 。
１Ｂをベレット１５Ａ、１５Ｂの各電極部に接続する場
合にも、ワイヤボンディングマシンのヘッドと位置記憶
部を２連構造とすることにより、２連のフレーム連（ユ
ニツ） 連ｍ ） １０ Ａ 。
１０Ｂの両方に対して同時にワイヤボンディングするこ
とができる。
とができる。
同様にして、レジンモールドの如キパノケージングやパ
ッケージの切断成形についても金型等を２連構造とする
ことにより２倍の作業能力を得ろことが可能である。
ッケージの切断成形についても金型等を２連構造とする
ことにより２倍の作業能力を得ろことが可能である。
なお、前記実施例では２連のリードフレーム構造の使用
例について説明Ｉ−だが、本発明は２連に限らず、３連
以上の複数連構造を使用して実施することができ、その
場合、リードフレームの連数に合わせて製造装置の一部
をたとえば３連のコレット構造の如く部分変更すればよ
く、またフレームユニット連部は必ずしも５コマ分でな
くてモ良℃１゜ さらに５本発明のリードフレームは図示の例に限定され
ず、ま１こ各抽のリードフレームを用いろ様々な半導体
装置に適用できろ。
例について説明Ｉ−だが、本発明は２連に限らず、３連
以上の複数連構造を使用して実施することができ、その
場合、リードフレームの連数に合わせて製造装置の一部
をたとえば３連のコレット構造の如く部分変更すればよ
く、またフレームユニット連部は必ずしも５コマ分でな
くてモ良℃１゜ さらに５本発明のリードフレームは図示の例に限定され
ず、ま１こ各抽のリードフレームを用いろ様々な半導体
装置に適用できろ。
以上説明したように、本発明によれば、半導体装置の生
産性を大幅に向上させると共に、設備費を著しく低減さ
せろことができる。
産性を大幅に向上させると共に、設備費を著しく低減さ
せろことができる。
第１図は従来の１連のリードフレーム構造を示す略平面
図、 第２図は本発明の一実施例による２連リードフレーム構
造を示す略平面図。 第３図は第２図のリードフレームに対してダイボンディ
ングを施こす状態を示す略断面図である。 １０Ａ、１０Ｂ・・・フレーム連、１１Ａ、１１Ｂ・・
・リード部、１２Ａ、１２Ｂ・・・タブ、１４Ａ。 １４Ｂ・・・コレット、１５Ａ、１５Ｂ・・・ペレット
。
図、 第２図は本発明の一実施例による２連リードフレーム構
造を示す略平面図。 第３図は第２図のリードフレームに対してダイボンディ
ングを施こす状態を示す略断面図である。 １０Ａ、１０Ｂ・・・フレーム連、１１Ａ、１１Ｂ・・
・リード部、１２Ａ、１２Ｂ・・・タブ、１４Ａ。 １４Ｂ・・・コレット、１５Ａ、１５Ｂ・・・ペレット
。
Claims (1)
- 【特許請求の範囲】 １、リード部およびタブからなるリードフレームユニッ
トの複数個が直列に形成されたリードフレームユニット
連部を複数並列に一体に形成したリードフレームを作り
、このリードフレームの各ユニットにおいてタブにペレ
ットを取り付け、該ペレットの電極部と前記リード部と
をワイヤで接続し、それをパッケージングした後、リー
ドフレームの不要部分を切断分離する半導体装置の製造
方法。 ２、前記リードフレームにおいて、並列した複数個のリ
ードフレームユニットのタブに同時にペレットを取り付
けることを特徴とする特許請求の範囲第１項記載の半導
体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27650686A JPS62162346A (ja) | 1986-11-21 | 1986-11-21 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27650686A JPS62162346A (ja) | 1986-11-21 | 1986-11-21 | 半導体装置の製造方法 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5414480A Division JPS56150843A (en) | 1980-04-25 | 1980-04-25 | Manufacture of lead frame and semiconductor using lead frame |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62162346A true JPS62162346A (ja) | 1987-07-18 |
| JPH0369173B2 JPH0369173B2 (ja) | 1991-10-31 |
Family
ID=17570413
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27650686A Granted JPS62162346A (ja) | 1986-11-21 | 1986-11-21 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62162346A (ja) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5131173A (ja) * | 1974-09-11 | 1976-03-17 | Hitachi Ltd | Tarenwaiyabondeingusochi |
| JPS53106572A (en) * | 1977-02-28 | 1978-09-16 | Nec Corp | Lead frame for semiconductor device |
| JPS53163062U (ja) * | 1977-05-27 | 1978-12-20 | ||
| JPS55166945A (en) * | 1979-06-13 | 1980-12-26 | Nec Corp | Lead frame |
-
1986
- 1986-11-21 JP JP27650686A patent/JPS62162346A/ja active Granted
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5131173A (ja) * | 1974-09-11 | 1976-03-17 | Hitachi Ltd | Tarenwaiyabondeingusochi |
| JPS53106572A (en) * | 1977-02-28 | 1978-09-16 | Nec Corp | Lead frame for semiconductor device |
| JPS53163062U (ja) * | 1977-05-27 | 1978-12-20 | ||
| JPS55166945A (en) * | 1979-06-13 | 1980-12-26 | Nec Corp | Lead frame |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0369173B2 (ja) | 1991-10-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4704187A (en) | Method of forming a lead frame | |
| CN111276461A (zh) | 一种方形扁平无引脚封装结构及其制备方法、以及电子器件 | |
| US6815806B1 (en) | Asymmetric partially-etched leads for finer pitch semiconductor chip package | |
| US11569152B2 (en) | Electronic device with lead pitch gap | |
| KR100267003B1 (ko) | 리드프레임구조 | |
| US20010045630A1 (en) | Frame for semiconductor package | |
| JPS62162346A (ja) | 半導体装置の製造方法 | |
| US5200806A (en) | Lead frame having a plurality of island regions and a suspension pin | |
| JPS634355B2 (ja) | ||
| JP4330980B2 (ja) | リードフレームの製造方法およびそれを用いた半導体装置の製造方法、ならびにリードフレームおよびそれを用いた半導体装置 | |
| KR0142941B1 (ko) | 반도체 패키지의 리드포밍방법 및 그 포밍장치 | |
| JPS60164345A (ja) | リ−ドフレ−ムの製造方法 | |
| JPS59103365A (ja) | 樹脂封止型半導体装置 | |
| JPS6050347B2 (ja) | シングルインライン半導体装置用リ−ドフレ−ム | |
| JP2648053B2 (ja) | 半導体装置のリード切断方法 | |
| KR940004590Y1 (ko) | 리드프레임 | |
| KR0123314Y1 (ko) | 반도체 제조장비에 있어서의 더블 포밍장치 | |
| JPH03152966A (ja) | 半導体装置用リードフレーム | |
| JPH02271654A (ja) | リードフレームおよび半導体集積回路装置 | |
| JPH07169895A (ja) | リードフレーム及びその製造方法 | |
| KR100726771B1 (ko) | 칩 스케일 패키지용 스트립의 제조방법 | |
| JPS61194862A (ja) | リ−ドフレ−ムおよびその製造方法 | |
| JPS61134042A (ja) | 半導体装置の製造装置 | |
| JPH10326855A (ja) | リードフレーム及びそのリードフレームを用いた半導体装置 | |
| JPH02159752A (ja) | リードフレーム |