JPS62162343A

JPS62162343A - 半導体装置の製造方法

Info

Publication number: JPS62162343A
Application number: JP62001804A
Authority: JP
Inventors: Hiroshi Iwai; 洋岩井
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1987-01-09
Filing date: 1987-01-09
Publication date: 1987-07-18

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】この発明は半導体装置の製造方法に係り、特にＭＯ３Ｌ
ＳＩ　　（Ｍｅｔａｌ　　０ｘｉｄｅ　　ＳｅｍＬｃｏ
ｎｄｕｃｔｏｒ　　Ｌａｒｇｅ　　ＳｃａｌｅＩｎｔｅ
ｇｒａｔｅｄ　　Ｃ１ｒｃｕｉｔ）の素子間分離技術の
改良に関する。

従来、ＭＯ３ＬＳＩの素子分離法として所謂選択酸化法
が一般に用いられてきたが、集積度か高くなるにつれて
種々の欠点が生じてきた。

以下、この欠点について第５図を参照して説明する。同
図は、シリコン基板（例えばＰ型、結晶方位：　　（１
００））１に酸化膜２を成長させ、窒化膜３を堆積し、
パターニングしてフィールド部に不純物を添加し反転防
止領域４を形成した後、フィールド酸化を行いフィ−ル
ド最小幅５を形成した直後の状態を示している。

選択酸化法の高集積化に対する欠点としては、まず第１
にフィールド酸化時にフィールド酸化膜５が窒化膜３下
に食い込んで成長する所謂バードビーク効果がある。す
なわち第５図に示すようにバードビークの長さをＢ（例
えば１．）とすれば、窒化膜３の最小スペーシング（写
真蝕刻法の技術限界で決定される）をＡ（例えばｌｕ）
としてもフィールド最小幅ＣはＣ−２Ａ＋Ｂ（例えば３
　ｔｎｎ　）となってしまい、フィールドの幅をこれ以
下にすることは不可能である。最近、窒化膜を厚くし、
窒化膜の下の酸化膜２を薄くしたり、フィールド酸化膜
５を薄くしたりしてバードビークを抑制する方法が試み
られている。しかしながら、前者にはフィールド端部で
のストレスが大きくなり欠陥が生じやすくなる問題点、
後者にはフィールド反転電圧低下などの問題点があり、
選択酸化法を用いた素子の集積化は次第に困難になって
いる。第２の問題として、チャンネルスト・ンパー用に
イオン注入したボロンがフィールド酸化中に横方向にも
拡散し素子形成領域（第５図でＤの部分）がＰ中領域と
なることにより、実効的な素子領域が狭くなってしまう
ことがある。この結果、トランジスタ電流が減少したり
、しきい値電圧が上ってしまうなどのナロウチャンネル
効果が生じる。これらは素子の微細化とともに次第に問
題となりつつある。さらに、Ｐ中領域が横方向に広がる
ことにより素子領域のｎ十層と基板間の浮遊キャパシタ
ンスも素子が小さくなるに従い無視できなくなっている
。

このような従来の欠点を解消するために、本出願人は第
６図（ａ）〜（ｆ）に示すような新規なフィールド領域
形成手段による半導体装置の製造方法を提供した。以下
、この方法について説明する。

（ｉ）まず、シリコン基板（Ｐ型、結晶方位：（１００
））１１上に光蝕刻法により溝部形成予定部が除去され
たレジスタパターン１２を形成する（第６図（ａ））。

（Ｎ）次に、レジスタパターン１２をマスクとしてシリ
コン基板１１をＲＩＥ　（リアクティブ・イオン・エツ
チング）などによりエツチングし、垂直に近い壁面をを
し、例えば幅１．ｃｍ、深さ２ｐの溝１３を形成する（
第６図（ｂ））。

（ｉｉｉ）次に、レジストパターン１２をマスクとして
基板１１と同電導型の不純物であるボロンを、例えば加
速電圧５０ＫｅＶ、　　ドーズ量　５×１０１２／ｄの
条件でイオン注入した後、熱処理を施して溝１３の底部
にチャンネルストッパ領域としてのＰ中領域１４を形成
する　（第６図（Ｃ））。

（ｔｖ）次に、レジストパターン１２を除去した後５ｉ
０２膜１５をＣＶＤ　（Ｃｈｅｍｉｃａ　ＩＶａｐｏｕ
ｒ　　Ｄｅｐｏｓｉｔｉｏｎ）法により溝１３の開口部
の幅Ｓの半分（０，５ｕ）以上の厚さく例えば０．６Ｍ
）に堆積する　（第６図（ｄ）　’）　、　：（７）と
き、ＣＶＤ−５ｉ　０２膜１５は基板１１及び溝１３内
壁面に徐々に堆積され、溝１３の開口部まで十分埋め込
まれる。なお、この堆積時においては選択酸化法の如く
高温、長時間の熱酸化処理が解消されることにより、Ｐ
中領域１４の再拡散は殆んど起きない。

（ｖ）次に、ＣＶＤ−３ｉ０２膜１５を高化アンモンで
溝１３以外のシリコン基板１１部分が露出するまで全面
エツチングする。このとき、基板１１」−のＣＶＤ−５
ｉ０２膜１５部分の膜厚分だけ除去され満１３内にのみ
ＣＶＤ−３ｉ０２膜か残留し、これによって基板１１内
に埋め込まれたフィールド領域１６が形成される　（第
６図（ｅ　）　）　。

（ｖｉ）その後、通常の工程によりフィールド領域１６
で分離された島状の素子形成領域にゲート酸化膜１７を
介してエツチングからなるゲート電極１８を形成し、砒
素拡散を行なってソース、ドレインのｎ十領域１９を形
成し、層間絶縁膜２０を堆積し、さらにコンタクトホー
ル２１を開け、Ａｔ配線２２を設けることによりＬＳＩ
の主要な工程を終える（第６図（ｆ））。

以上のような工程をとることによって選択酸化法の欠点
は取り除くことができる。すなわち、（１）　　フィー
ルドの最小幅Ｓは溝１３の最小幅Ｓによって決まり、選
択酸化法のときのような所謂バードビークは発生するこ
とがないので、溝１３の幅を小さくすることができる限
り、いくらでも集積化が可能である。

（２）　　フィールド幅を短、か（すると、従来の選択
酸化法では寄生ＭＯＳ）ランジスタのチャンネル長が短
くなり、ショートチャンネル効果によりフィールドの反
転電圧が下り、フィールド間のリーク電流が流れやすく
なる傾向にあったが、この方法を用いれば寄生ＭＯＳト
ランジスタのチャンネル長は溝１３の深さを深くすれば
いくらでも長くすることが可能であり、フィールドのシ
ョートチャンネル効果を容易に防ぐことができる。

（３）　　フィールド反転防止のためＰ中領域１４は溝
１３の下部にあるため、溝１３を深くすれば素子形成領
域まで拡散してくることがなく、前述のナロウチャンネ
ル効果などによる素子特性の劣化、及びｎ十層とＰ＋領
域との接合によるｎ十層と基板間の浮遊容量の増大がな
くなる。

（４）　　選択酸化法のようなフィールド酸化がないの
で、フィールド酸化膜が窒化膜の下に食い込むときに生
ずるストレスによって発生するシリコン基板１１の欠陥
がない。

（５）選択酸化法ではフィールド領域と素子領域の間に
段差が生ずるが、この方法ではフィールド領域間を全く
平坦にすることが可能であり、マイクロリソグラフィー
に極めて適した構造となっている。

以上のようにこの方法には多くの利点がある。

しかしながら、すべて幅の狭いフィールド領域でＬＳＩ
を形成する場合はよいが、幅の広いフィールド領域を形
成する場合は多少の困難がある。すなわち、フィールド
領域の幅Ｓは溝１３の幅Ｓによって決まってしまい、溝
１３に絶縁膜を残すためには絶縁膜を膜厚Ｔｅ１／２Ｓ
としなければならず、フィールド領域の幅が広いときに
は絶縁膜も堆積しなければならない。例えば２０−幅の
フィールドを形成するには絶縁膜の膜厚を１０１１Ｉｎ
以上としなければならず、堆積時間、膜厚精度、クラッ
クの発生しない条件など困難な問題が多い。さらに、２
００１ｍ幅のフィールド（例えば、ＡＩポンディングパ
ッドの下部など）などはこの方法で形成することが非常
に困難となる。このため、幅の広いフィールドを必要と
する場合は、第７図に示すように、まず前述の方法に従
って幅の狭いフィールド領域１６を埋め込んだ後、例え
ば５ｉ０２の絶縁膜２３を堆積し、写真蝕刻法によりこ
の絶縁膜２３を部分的に残し、幅の広いフィ−ルド領域
２４を形成するような方法をとっていた。

この方法では幅の広いフィールド酸化膜の形成が可能で
、なおかつ選択酸化法の欠陥の大部分を克服できるが、
場合によっては１つ大きな欠点が発生する。すなわち、
第７図の幅の広いフィールド領域２４の端部で段差が生
じ、平坦性が失われることである。選択酸化法の場合は
、フィールド膜の半分はシリコン基板に埋まるが、この
方法ではフィールド膜厚がそのまま段差となるので、選
択酸化法の場合以上の段差が生じる。このため、幅の広
いフィールド膜近傍でマイクロリソグラフィーを必要と
する場合には大きな障害となっていた。

この発明は上記実情に鑑みてなされたもので、その目的
は、従来の素子分離技術の問題点を解消し、ＬＳＩの高
集積化及び高性能化を可能とする半導体装置の製造方法
を提供することにある。

以下、図面を参照してこの発明の一実施例をｎチャンネ
ルＭＯＳＬＳＩの製造工程に適用した場合について説明
する。

（ｉ）　　まず、シリコン基板（Ｐ型、結晶方位。

（１００））３１に写真蝕刻法などを用いてレジスト膜
３２のパターニングを行う　（第１図（ａ））。

（ｊｉ）次に、レジスト膜３２をマスクとして、エツチ
ングを行い、垂直又は垂直に近い側面をもった幅の狭い
溝３３を形成する。この溝３３の深さは例えば２ｐとす
る。また、エツチングの方法は、イオンエツチングやり
アクティブイオンエツチングであってもよい（第１図（
ｂ））。

（ｆｉｉ）次に、レジスト膜３２をマスクとして例えば
ボロンを加速電圧５０ＫｅＶ、ドーズ量５×１０１２／
ｃｄの条件でイオン注入し、溝３３の底部にＰ十領域（
チャンネルストッパー領域）３４を形成する（第１図（
Ｃ））。

（ｉｖ）次に、レジスト膜３２を剥離した後、溝３３の
幅の半分以上の膜厚（例えば溝３３の幅が１、ｏ、＋の
ときは０．５−以上の膜厚として例えば０．６．）の絶
縁膜（例えばＣＶ　Ｄ　Ｓ　ｉ　Ｏ２膜又はＳｉ３Ｎ４
膜）３５を堆積し溝３３を埋める（第１図（ｄ））。

（Ｖ）次に、絶縁膜３５をシリコン基板３１が露出する
までエツチングする。これにより溝３３部にのみ埋込み
フィールド絶縁膜３６□、３６□。

３６３が残る（第１図（ｅ））。

（ｖｉ）次に、シリコン基板３１上に薄い絶縁膜（例え
ば５００人の熱酸化膜）３７を形成し、この絶縁膜３７
上に耐酸化性ＭＣ例えば３０００ＡのＳｉ３Ｎ４膜）３
８を堆積する　（第１図（ｆ））。

（ｖ目）次に、写真蝕刻法を用いて埋込みフィールド絶
縁膜３６１，３６２．３６３上に境界の全部又は一部が
くるようにレジスト膜３９をバターニングする。そして
、このレジスト膜３９をマスクにして耐酸化性膜３８を
エツチングし、薄い絶縁膜３７をエツチングし、さらに
シリコン基板３１をエツチングし溝４０を形成する。こ
のシリコン基板３１をエツチングするときには、埋込み
フィールド絶縁膜３６．．３６２，３６３が全くエツチ
ングされないか、又は殆んどエツチングされないように
する（第１図（ｇ））。なお、薄い絶縁膜３７又はシリ
コン基板３１をエツチングする前にレジスト膜３９を剥
離してその後のエツチングは耐酸化性膜３８をマスクに
して行ってもよい。

また、シリコン基板３１のエツチング深さは後の酸化条
件などによっても変るが、ここでは例えば５０００人と
する。

（ｖｉｉｉ）次に、レジスト膜３９（（ｖｉｉ）でレジ
スト膜３９を剥離した場合は耐酸化性膜３８）をマスク
にして例えばボロンを加速電圧５０ＫｅＶ。

ドーズｍｌ　ｘ　１０”　／ｃｉでイオン注入し溝４０
の底部にＰ十領域４１を形成する　（第１図（ｈ））。

（１ｘ）次に、レジスト膜３９を剥離した後、耐酸化性
膜３８をマスクとしてフィールド酸化を行い、埋込みフ
ィールド絶縁膜３６２．３６３の間にフィールド酸化膜
４２を例えば膜厚１ｐで形成し、幅の広いフィールド絶
縁膜を形成する。ここで、シリコン基板３１のエツチン
グ深さの２倍のフィ−ルド酸化膜４２を形成すれば、素
子形成領域と平坦な幅の広いフィールド絶縁領域を形成
することができる　（第１図（ｉ））。このとき、埋込
みフィールド絶縁膜３６２，３６３としてＳｉ３Ｎ４膜
などを用いれば、フィールド酸化時におけるフィールド
酸化膜４２の横方向への食い込み（バードビーク）は原
理的に全く生じないし、また埋込みフィールド絶縁膜３
６２，３６３として５ｉ０２膜を用いた場合もバードビ
ークは殆んど問題とならない。

（ｘ）　　次に、耐酸化性１１６３８及びその下の薄い
絶縁膜３７をエツチング除去する　（第１図（ｊ））。

（ｘｉ）最後に、ゲート酸化膜４３、ゲート電極（例え
ば多結晶シリコン）４４を設け、例えば砒素を拡散して
ソース、ドレインとなるｎ中領域４５を形成し、層間絶
縁膜　（例えば　ＣＶＤ５　ｉ　Ｏ２膜）４６を堆積し
、コンタクトホール４７を開け、例えばＡＩの配線４８
を施し、ＬＳＩの主要な工程を終える（第１図（ｋ））
。

以上のような工程を用いることにより、前述の選択酸化
法を用いた場合の種々の欠点を克服することができると
共に、段差を有しない任意の幅のフィールド絶縁領域を
形成することが可能となる。

従って、ＬＳＩの高集積化及び高性能化に大いに貢献す
ることができる。

次に、この発明の他の種々の実施例について説明する。

（１）　　シリコン基板３１に溝３３を形成する場合、
第１図（ａ）〜（ｋ）に示した実施例ではレジスト膜３
２をマスクにして開けたが、これは写真蝕刻法を行う前
にシリコン基板３１に絶縁膜（例えば５ｉ０２膜）４９
を成長させる（第２図（ａ））。

その後、写真蝕刻法を用いレジスト膜５０をマスクにし
て絶縁膜４９、及びシリコン基板３１をエツチングして
溝３３を形成してもよい（第２図（ｂ））。

また、この絶縁膜４９をパターニングした（第２図（Ｃ
））後、この絶縁膜４９をマスクにしてエツチングを行
い、溝３３を形成してもよい（第２図（ｄ））。

（２）第１図（ａ）〜（ｋ）に示した実施例ではイオン
注入してＰ中領域（チャンネルストッパ領域）３４を形
成するようにしたが、シリコン基板３１の濃度等の条件
によってはこのＰ中領域３４は必ずしも必要ではなくイ
オン注入を行わなくてもよい。またイオン注入のマスク
はレジスト膜３２に限らず、絶縁膜４９などでもよい　
（第２図（ｄ））。

（３）　　満３３に絶縁膜３５を埋め込む前に予め溝３
３の内部に絶縁膜５１を成長させておいてもよい（第３
図）。この絶縁膜５１は例えばシリコン基板３１を酸化
して形成してもよいし、ＣＶＤ膜などを堆積してもよい
。なお、このとき溝３３の開口部の幅は絶縁膜５１の膜
厚の２倍分だけ狭くなっている。

（４）絶縁膜３５をエツチングして溝３３部にのみ埋め
込みフィールド絶縁膜　３６．．３６２　。

３６３を残すとき、このフィールド絶縁膜３６１゜３６
２．３６３がシリコン基板３１の表面から落ち込むよう
な構造をとってもよい。

（５）　　埋込みフィールド絶縁膜３６□、３６□。

３６３の深さはそれぞれ異なっていてもよい。

（６）溝３３部に絶縁膜３５を堆積し、溝３３部を完全
に塞いだ後、この上に低溶融性絶縁膜（例えば、ボロン
硅化ガラスＢＳＧ、リン硅化ガラスＰＳＧ、砒素硅化ガ
ラスＡｓ　ＳＧ等）を堆積し、これを溶融させてから絶
縁膜３５をエツチングして溝３３部に絶縁膜を埋め込ん
でもよい。

（７）絶縁膜３５の代りに上記低溶融性絶縁膜を用いて
もよい。また、溶融する膜と溶融しない膜の２層構造で
もよい。

（８）第１図（ａ）〜（ｋ）に示した実施例では、耐酸
化性膜３８としてＳｉ３Ｎ４膜を用いたが、シリコン基
板３１の酸化を抑えることのできる膜なら何でもよく、
例えばＡｌ２Ｏ３膜あるいは厚い５ｉ０２膜でもよい。

（９）第１図（ａ）〜（ｋ）に示した実施例では、耐酸
化性膜３８を堆積してから写真蝕刻法を用い耐酸化性膜
３８及びシリコン基板３１をエツチングしたが、始めに
シリコン基板３１をエツチングして溝４０を設け、後で
耐酸化性膜３８を堆積し、写真蝕刻法を用いて溝４０部
の耐酸化性膜３８をエツチングした後でフィールド酸化
を行ってもよい。

（１０）第１図（ａ）〜（ｋ）に示した実施例では、耐
酸化性膜３８をエツチングした後シリコン基板３１をエ
ツチングして溝４０を設けてからフィールド酸化を行っ
ていたが、耐酸化性膜３８をエツチングした後シリコン
基板３１をエツチングせずにフィールド酸化を行っても
よい（第４図（ａ）。

（ｂ））。この場合はフィールド領域と素子領域の＝＋
１坦性は多少犠牲となるが、チャンネルストッパ用Ｐ十
領域３４の素子領域への拡散を抑制する効果は大きい。

このとき、絶縁膜３７は必ずしも堆積しなくてもよい。

また、絶縁膜３７が５ｉ０２膜のように基板上に残置さ
れても下の基板（例えばシリコン基板３１）がフィール
ド酸化時に酸化されるものであれば、第４図（ａ）に示
すようにではなく、薄い絶縁膜３７をエツチングせずに
フィールド酸化を行ってよい。

（１１）　　（１０）の実施例において、耐酸化性膜３
８をマスクとしてフィールド酸化膜４２をエツチングし
て平坦な構造としてもよい（第４図（Ｃ））。

（１２）　　（１１）の実施例は、（１０）の実施例の
ようにシリコン基板３１をエツチングせずにフィールド
酸化を行ったもののみならず、シリコン基板３１をエツ
チングしてフィールド酸化を行ったものについても適用
される。これは、シリコン基板３１をエツチングしたに
もかかわらず、フィールド酸化膜４２が厚（つきシリコ
ン基板３１表面より上に出て平坦性が損われている場合
に有効である。

（１３）以上の実施例はｎチャンネル　ＭＯ５ＬＳＩの
製造工程について説明したが、ＰチャンネルＭＯ８ＬＳ
Ｉの製造工程についても適用できることは勿論である。

以上説明したようにこの発明によれば、従来の選択酸化
法を用いた場合の種々の欠点を克服することカミできる
と共に、段差を有しない任意の幅のフィールド絶縁領域
を形成することができ、もってＬＳＩの高集積化及び高
性能化を図ることのできる半導体装置の製造方法を提供
できる。

【図面の簡単な説明】

第１図（ａ）ないしくｋ）はこの発明の一実施例に係る
ｎチャンネルＭＯ８ＬＳＩの製造工程を示す断面図、第
２図（ａ）ないしくｄ）、第３図、第４図（ａ）ないし
くＣ）それぞれはこの発明の他の実施例を示す断面図、
第５図は従来の選択酸化法による問題点を説明するため
の断面図、第６図（ａ）ないしくｆ）は本出願人が既に
提案した方法によるｎチャンネルＭＯ３ＬＳＩの製造工
程を示す断１ｍ図、第７図は第６図（ａ）ないしくｆ）
の変形手段によりフィールド領域を形成した状態を示す
断面図である。３１・・・シリコン基板、３２・・・レジスト膜、３３
・・・１Ｍ　、’　３４・・・Ｐ中領域　（チャンネル
ストッパ領域）、３５・・・絶縁膜、３６１．３６２．
３６３・・・埋込みフィールド絶縁膜、３７・・・薄い
絶縁膜、３８・・・耐酸化性膜、３９・・・レジスト膜
、４０・・・溝、４１・・・Ｐ中領域、４２・・・フィ
ールド酸化膜、４３・・・ゲート酸化膜、４４・・・ゲ
ート電極、４５・・・ｎ＋領領域ソース、ドレイン）、
４６・・・層間絶縁膜、４７・・・コンタクトホール、
４８・・・Ａｔ配線。出願人代理人　弁理士　鈴江武彦第１図ＬＱ第２図第２図第３図

Claims

【特許請求の範囲】

（１）半導体基板の所望部分に第１の溝部を複数設ける
工程と、上記第１の溝部に絶縁膜を少なくとも第１の溝
部の開口部の最小の幅の半分以下の厚さとなるように堆
積する工程と、上記絶縁膜をエッチングして上記第１の
溝部内に絶縁膜を残置させる工程と、上記絶縁膜の残置
した半導体基板の主面に耐酸化性膜を選択的に堆積する
工程と、境界の少なくとも一部が上記第１の溝部間に位
置するように上記耐酸化性膜を選択的に除去する工程と
、上記耐酸化性膜をマスクに上記基板を酸化して第１の
溝部間にフィールド領域を形成する工程とを具備したこ
とを特徴とする半導体装置の製造方法。
（２）前記絶縁膜の残置した基板主面に耐酸化性膜を堆
積した後、この耐酸化性膜及び基板の前記第１の溝部間
を選択的にエッチングすることにより、前記第１の溝部
に残置した絶縁膜を少なくとも側面の一部に有する第２
の溝部を設け、しかる後、耐酸化性膜をマスクとしてフ
ィールド酸化を行なうようにした特許請求の範囲第１項
に記載の半導体装置の製造方法。
（３）前記半導体基板に第１の溝部を設けた後、基板全
面又は少なくとも溝部の一部を酸化又は窒化処理して第
１の溝部が塞がれない程度の酸化膜又は窒化膜を成長せ
しめるようにした特許請求の範囲第１項又は第２項のい
ずれかに記載の半導体装置の製造方法。
（４）前記半導体基板に第１の溝部を設けた後、又は基
板に第２の溝部を設けた後に、基板と同一導電型の不純
物を各溝部の下部又は側部の基板の一部に選択的にドー
ピングするようにした特許請求の範囲第１項又は第２項
のいずれかに記載の半導体装置の製造方法。
（５）前記第１の溝部を設けた半導体基板に前記絶縁膜
を堆積した後、この絶縁膜の全体もしくは一部に低溶融
性絶縁膜を堆積し、この低溶融性絶縁膜を溶融させた後
、絶縁膜をエッチングするようにした特許請求の範囲第
１項又は第２項のいずれかに記載の半導体装置の製造方
法。
（６）前記絶縁膜の残置した基板の第１の溝部間を選択
的にエッチングすることにより前記第１の溝部に残置し
た絶縁膜を少なくとも側面の一部に有する第２の溝部を
設けた後、基板全面に耐酸化性膜を堆積し第２の溝部の
耐酸化性膜をエッチングし、しかる後この耐酸化性膜を
マスクとしてフィールド酸化を行なうようにした特許請
求の範囲第１項に記載の半導体装置の製造方法。
（７）前記フィールド酸化後に耐酸化性膜をマスクとし
てフィールド酸化膜の一部をエッチングして表面が平坦
となるようにした特許請求の範囲第１項、第２項、第６
項のいずれかに記載の半導体装置の製造方法。