JPS62159453A - 抵抗体の製造方法 - Google Patents
抵抗体の製造方法Info
- Publication number
- JPS62159453A JPS62159453A JP61001031A JP103186A JPS62159453A JP S62159453 A JPS62159453 A JP S62159453A JP 61001031 A JP61001031 A JP 61001031A JP 103186 A JP103186 A JP 103186A JP S62159453 A JPS62159453 A JP S62159453A
- Authority
- JP
- Japan
- Prior art keywords
- resistor
- accuracy
- resistance
- trimming
- relative accuracy
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Apparatuses And Processes For Manufacturing Resistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
技術分野
本発明は抵抗体の製造方法に関し、特に１対の抵抗体の
抵抗値の相対精度を向上可能とした抵抗体の製造方法に
関するものである。
抵抗値の相対精度を向上可能とした抵抗体の製造方法に
関するものである。
従来技術
同一回路基板上に印刷形成された厚膜抵抗体の抵抗値間
の相対精度を良好とするためには、トリミング処理を行
うことが知られている。しかしながら、厚膜抵抗体はそ
の抵抗値の経年変化変化率が±０．１％を越えるという
事実があり、トリミング処理により抵抗値の相対精度を
良好に調整したとしても、この経年変化率に起因して相
対精度が劣化することになる。
の相対精度を良好とするためには、トリミング処理を行
うことが知られている。しかしながら、厚膜抵抗体はそ
の抵抗値の経年変化変化率が±０．１％を越えるという
事実があり、トリミング処理により抵抗値の相対精度を
良好に調整したとしても、この経年変化率に起因して相
対精度が劣化することになる。
特に、電子化された時分割交換機の加入者回路では、従
来のトランス型加入者回路に比較して交流誘導（商用線
誘導）に対し極めて高精度が要求される。これはいわゆ
るタテバランス（Ｌｏｎｇ ｉ ｔｕｄｉｎａｌ Ｂ
ａ１ａｎｃｅ ）特性で定義されるものであり、タテモ
ードのインピーダンスが電子化加入者回路の場合、トラ
ンス型加入者回路と比較して低くされる必要があるため
、１対の抵抗の抵抗直間相対精度に対する要求が特に厳
しいものとならざるを得ない。
来のトランス型加入者回路に比較して交流誘導（商用線
誘導）に対し極めて高精度が要求される。これはいわゆ
るタテバランス（Ｌｏｎｇ ｉ ｔｕｄｉｎａｌ Ｂ
ａ１ａｎｃｅ ）特性で定義されるものであり、タテモ
ードのインピーダンスが電子化加入者回路の場合、トラ
ンス型加入者回路と比較して低くされる必要があるため
、１対の抵抗の抵抗直間相対精度に対する要求が特に厳
しいものとならざるを得ない。
ここで世界におけるタテバランス特性をみるに、仏国の
ＣＣＩ Ｔ Ｔ （Ｃｏａ＋ｍ１ｔｔｅ Ｃｏｎ５ｏ
ｌｔａｔｉｆ Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｔｅ
ｌｅｇｒａｐｈｅ ｅｔ Ｔｅ１ｅｐｈｏｎｅ）系の
規格では、４６ｄＢ以上が要求されており、また米国の
ＡＴＴ（Ａｍｅｒｉｃａｎ Ｔｅ１ｅｐｈｏｎ ＆
Ｔｅｌｅｑｒａｍ）系の規格では、６０ｄＢ以上が要求
されている。よって、ＡＴＴ系の規格をそのまま抵抗値
の相対精度に置換えると、相対精度±０．１％以内に抑
える必要がある。そこで、当該精度をトリミング処理に
より±０．１％以内に抑えた場合、今度は経年変・化の
問題が新たに生ずる。
ＣＣＩ Ｔ Ｔ （Ｃｏａ＋ｍ１ｔｔｅ Ｃｏｎ５ｏ
ｌｔａｔｉｆ Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｔｅ
ｌｅｇｒａｐｈｅ ｅｔ Ｔｅ１ｅｐｈｏｎｅ）系の
規格では、４６ｄＢ以上が要求されており、また米国の
ＡＴＴ（Ａｍｅｒｉｃａｎ Ｔｅ１ｅｐｈｏｎ ＆
Ｔｅｌｅｑｒａｍ）系の規格では、６０ｄＢ以上が要求
されている。よって、ＡＴＴ系の規格をそのまま抵抗値
の相対精度に置換えると、相対精度±０．１％以内に抑
える必要がある。そこで、当該精度をトリミング処理に
より±０．１％以内に抑えた場合、今度は経年変・化の
問題が新たに生ずる。
すなわち、ハイブリッド基板に印刷される厚膜抵抗は経
年変化率が± ０．１％を越えるという事実があり、こ
の経年変化分を考慮するとトリミング処理により抵抗相
対精度を±０，１％以内に抑えても、使用年数の経過と
共に、ＡＴＴ系の規格を満足することはできなくなると
いう欠点がある。
年変化率が± ０．１％を越えるという事実があり、こ
の経年変化分を考慮するとトリミング処理により抵抗相
対精度を±０，１％以内に抑えても、使用年数の経過と
共に、ＡＴＴ系の規格を満足することはできなくなると
いう欠点がある。
発明の目的
本発明は上記従来のものの欠点を除去すべくなされたも
のであり、その目的とするところは、抵抗相対精度を経
年変化に対しても充分高く維持できるようにした抵抗体
の製造方法を提供することにある。
のであり、その目的とするところは、抵抗相対精度を経
年変化に対しても充分高く維持できるようにした抵抗体
の製造方法を提供することにある。
Ｌｌと１濾
本発明によれば、予め第１及び第２の抵抗体が形成され
た回路基板をアニーリング処理し、しかる後に前記第１
及び第２の抵抗体の抵抗値の相対精度を良好とするトリ
ミング処理をなすことを特徴とする抵抗体の製造方法が
１ｑられる。
た回路基板をアニーリング処理し、しかる後に前記第１
及び第２の抵抗体の抵抗値の相対精度を良好とするトリ
ミング処理をなすことを特徴とする抵抗体の製造方法が
１ｑられる。
実施例
以下、図面を用いて本発明の実施例につぎ説明する。
ハイブリッドＩＣ基板に、第１図に示す如く加入者回路
１と、厚膜抵抗Ｒ１と、更には厚膜抵抗Ｐ２及びＲ３に
よる並列抵抗２とを形成する。抵抗Ｒ１と並列抵抗２と
により、加入者回路１のタテバランス特性が決定される
ものであり、６０ｄＢ以上のタテバランス特性が必要で
あることは前述のとおりである。そのためには、抵抗Ｒ
１と並列抵抗２との間の相対精度が±０．１％以内であ
ることが要求されるが、ハイブリッド基板に印刷された
厚膜抵抗は経年変化率が士０．１％を越える。
１と、厚膜抵抗Ｒ１と、更には厚膜抵抗Ｐ２及びＲ３に
よる並列抵抗２とを形成する。抵抗Ｒ１と並列抵抗２と
により、加入者回路１のタテバランス特性が決定される
ものであり、６０ｄＢ以上のタテバランス特性が必要で
あることは前述のとおりである。そのためには、抵抗Ｒ
１と並列抵抗２との間の相対精度が±０．１％以内であ
ることが要求されるが、ハイブリッド基板に印刷された
厚膜抵抗は経年変化率が士０．１％を越える。
この場合、回路の使用期間を２０年とすると、この２０
年に対しては充分初期とみなし得る数ケ月以内で上述の
経年変動分のほとんどが変動してしまう。
年に対しては充分初期とみなし得る数ケ月以内で上述の
経年変動分のほとんどが変動してしまう。
そこで、本発明では、予め経年変動分を加速して変動せ
しめ、その後安定状態になる様にして回路の使用期間中
は抵抗相対精度を±０．１％以内に常に抑えようとする
ものである。そのために、厚膜抵抗体Ｒ１〜Ｒ３が予め
印刷形成されたハイブリッド基板全体をアニーリング処
理すべく高温熱処理する。このアニーリング処理条件と
しては、２００℃で約２時間の間大気雰囲気中にさらす
ようにするのである。このアニーリング処理によって抵
抗相対精度の経年変動分を加速するようにしている。
しめ、その後安定状態になる様にして回路の使用期間中
は抵抗相対精度を±０．１％以内に常に抑えようとする
ものである。そのために、厚膜抵抗体Ｒ１〜Ｒ３が予め
印刷形成されたハイブリッド基板全体をアニーリング処
理すべく高温熱処理する。このアニーリング処理条件と
しては、２００℃で約２時間の間大気雰囲気中にさらす
ようにするのである。このアニーリング処理によって抵
抗相対精度の経年変動分を加速するようにしている。
しかる後に、第２図の方法を用いて抵抗トリミングを行
うのであるが、この場合、抵抗Ｒ１は予め絶対精度を合
せるようにしておき、タテバランス特性が例えば６５ｄ
Ｂ以上になる様抵抗Ｒ３の値をトリミングする。タテバ
ランス特性は選択レベルメータ３により測定される。
うのであるが、この場合、抵抗Ｒ１は予め絶対精度を合
せるようにしておき、タテバランス特性が例えば６５ｄ
Ｂ以上になる様抵抗Ｒ３の値をトリミングする。タテバ
ランス特性は選択レベルメータ３により測定される。
尚、図において、４は電流源、５は電圧源を夫々示して
いる。
いる。
発明の効果
叙上の如く、本発明によれば、トリミング処理前にアニ
ーリングにより熱処理を行っておき、抵抗相対精度の経
年変動分をこの熱処理により予め加速せしめるようにす
ることにより、この経年変動分をトリミング処理にて吸
収することが可能となり、よって高い相対精度を常に維
持する抵抗体を製造することができるという効果がある
。
ーリングにより熱処理を行っておき、抵抗相対精度の経
年変動分をこの熱処理により予め加速せしめるようにす
ることにより、この経年変動分をトリミング処理にて吸
収することが可能となり、よって高い相対精度を常に維
持する抵抗体を製造することができるという効果がある
。
第１図は本発明の実施例に用いる抵抗体の例を示す図、
第２図は本発明の実施例におけるトリミング方法を示す
図である。 主要部分の符号の説明
第２図は本発明の実施例におけるトリミング方法を示す
図である。 主要部分の符号の説明
Claims (1)
- 予め第１及び第２の抵抗体が形成された回路基板をア
ニーリング処理し、しかる後に前記第１及び第２の抵抗
体の抵抗値の相対精度を良好とするトリミング処理をな
すことを特徴とする抵抗体の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61001031A JPS62159453A (ja) | 1986-01-07 | 1986-01-07 | 抵抗体の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61001031A JPS62159453A (ja) | 1986-01-07 | 1986-01-07 | 抵抗体の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62159453A true JPS62159453A (ja) | 1987-07-15 |
Family
ID=11490193
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61001031A Pending JPS62159453A (ja) | 1986-01-07 | 1986-01-07 | 抵抗体の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62159453A (ja) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS519298A (en) * | 1974-07-12 | 1976-01-24 | Nippon Electric Co | Hakumakuteikotaino seizohoho |
| JPS5591151A (en) * | 1978-12-27 | 1980-07-10 | Nec Corp | Resistance element for hybrid integrated circuit |
| JPS59138310A (ja) * | 1983-01-20 | 1984-08-08 | ブラウン・ボバリ・ウント・シ−・アクチエンゲゼルシヤフト | 薄膜抵抗の製造方法 |
-
1986
- 1986-01-07 JP JP61001031A patent/JPS62159453A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS519298A (en) * | 1974-07-12 | 1976-01-24 | Nippon Electric Co | Hakumakuteikotaino seizohoho |
| JPS5591151A (en) * | 1978-12-27 | 1980-07-10 | Nec Corp | Resistance element for hybrid integrated circuit |
| JPS59138310A (ja) * | 1983-01-20 | 1984-08-08 | ブラウン・ボバリ・ウント・シ−・アクチエンゲゼルシヤフト | 薄膜抵抗の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS58156523A (ja) | 酸化シリコン層の形成方法 | |
| JPS62159453A (ja) | 抵抗体の製造方法 | |
| DE3069639D1 (en) | Method and circuit for the partial correction in colour image reproduction | |
| JPH0350703A (ja) | チップ抵抗器の製造方法 | |
| JP2654308B2 (ja) | 感光性ガラス基板の安定化方法 | |
| JPH06216377A (ja) | Ｍｏｓ型半導体装置の製造方法 | |
| JP3304130B2 (ja) | 角形薄膜チップ抵抗器の製造方法 | |
| JPS6237937A (ja) | シリコン基板上への薄い酸化膜の形成方法 | |
| EP0137914A2 (en) | Silicon wafers for integrated circuit chip fabrication | |
| KR950011989B1 (ko) | 게이트 산화막 형성방법 | |
| JPS5952804A (ja) | 膜抵抗体の製造方法 | |
| JP3243315B2 (ja) | 電子部品用めっき部材 | |
| JPH0567072B2 (ja) | ||
| JPS5754368A (ja) | Handotaisochinoseizohoho | |
| JPS6135525A (ja) | 半導体装置の製造方法 | |
| JPH0266990A (ja) | ハイブリッド集積回路の抵抗体形成方法 | |
| JPS533066A (en) | Electrode formation method | |
| JPS59163853A (ja) | 薄膜集積回路装置の製造方法 | |
| JPS58182201A (ja) | 抵抗体 | |
| JPS6321864A (ja) | 半導体素子の製造方法 | |
| JPS5616928A (en) | Forming method of terminal part of electronic component | |
| JPS634602A (ja) | チツプ型皮膜抵抗器の製造方法 | |
| MD820C2 (ro) | Procedeu de acordare a divizoarelor de tensiune | |
| JPS63151064A (ja) | 半導体装置の製造方法 | |
| SU1828306A1 (ru) | Способ изготовления тонкопленочных резисторов |