JPS62157421A - 過電流保護回路 - Google Patents
過電流保護回路Info
- Publication number
- JPS62157421A JPS62157421A JP60297470A JP29747085A JPS62157421A JP S62157421 A JPS62157421 A JP S62157421A JP 60297470 A JP60297470 A JP 60297470A JP 29747085 A JP29747085 A JP 29747085A JP S62157421 A JPS62157421 A JP S62157421A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output
- oscillation
- main switching
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Electronic Switches (AREA)
- Dc-Dc Converters (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［発明の属する技術分野］
本発明は、過負荷や短絡による過電流状態からスイッチ
ングトランジスタなどを保護する過電流保護回路に関す
る。
ングトランジスタなどを保護する過電流保護回路に関す
る。
［従来技術とその問題点］
従来からスイッチング電源においては、過電流状態から
主スイツチングトランジスタを保護するために、スイッ
チングサイクル毎に主スイツチングトランジスタに流れ
る電流のピーク値を検出して、主スイツチングトランジ
スタを遮断することが行われている。
主スイツチングトランジスタを保護するために、スイッ
チングサイクル毎に主スイツチングトランジスタに流れ
る電流のピーク値を検出して、主スイツチングトランジ
スタを遮断することが行われている。
しかし、回路の動作の遅れにより、′Ｊ！ｉ電流を検出
してから、主スイツチングトランジスタを遮断するまで
に一定の時間を要していた。その結果、実際に回路を遮
断するときの電流値は、ピーク検出時の電流値よりも大
きくなってしまう。かかる現象は特に、負荷の短絡時に
顕著である。
してから、主スイツチングトランジスタを遮断するまで
に一定の時間を要していた。その結果、実際に回路を遮
断するときの電流値は、ピーク検出時の電流値よりも大
きくなってしまう。かかる現象は特に、負荷の短絡時に
顕著である。
従って、負荷短絡状態が長時間継続すると、スイッチン
グサイクル毎に過電流が流れ、主スイツチングトランジ
スタや整流ダイオード等において異常発熱による破壊等
が生ずるおそれがある。
グサイクル毎に過電流が流れ、主スイツチングトランジ
スタや整流ダイオード等において異常発熱による破壊等
が生ずるおそれがある。
［発明の目的］
よって本発明の目的は上述の点に鑑み、主スイツチング
トランジスタに流れる過電流に応答して、その平均電流
値を適切に逓減させるよう構成した過電流保護回路を提
供することにある。
トランジスタに流れる過電流に応答して、その平均電流
値を適切に逓減させるよう構成した過電流保護回路を提
供することにある。
［発明の要点コ
本発明に係る過電流保護回路は、スイッチングトランジ
スタを介して出力される出力電圧と所定の基準電圧との
差を増幅する誤差増幅回路と、前記スイッチングトラン
ジスタのスイッチング制御信号を発振する発振回路と、
該発振回路の出力と前記誤差増幅回路の出力とを比較し
て当該誤差増幅回路の出力が零となるように前記スイッ
チングトランジスタをスイッチング制御する比較回路と
、前記スイッチングトランジスタを流れる電流が所定の
基準値を越えたときに前記比較回路による制御を禁止し
て当該スイッチングトランジスタを遮断する制御を前記
発振回路の各発振周期毎に行う遮断制御回路と、該回路
による遮断制御が所定期間継続したときに前記発振回路
の発振周波数を低くなるように切換える切換回路とを備
える。
スタを介して出力される出力電圧と所定の基準電圧との
差を増幅する誤差増幅回路と、前記スイッチングトラン
ジスタのスイッチング制御信号を発振する発振回路と、
該発振回路の出力と前記誤差増幅回路の出力とを比較し
て当該誤差増幅回路の出力が零となるように前記スイッ
チングトランジスタをスイッチング制御する比較回路と
、前記スイッチングトランジスタを流れる電流が所定の
基準値を越えたときに前記比較回路による制御を禁止し
て当該スイッチングトランジスタを遮断する制御を前記
発振回路の各発振周期毎に行う遮断制御回路と、該回路
による遮断制御が所定期間継続したときに前記発振回路
の発振周波数を低くなるように切換える切換回路とを備
える。
本発明の一実施例では、過負荷状態や負荷短絡時に、主
スイツチングトランジスタに過大な電流が流れ、それが
継続するようになったとき、発振部の発振周波数を低下
させ、もって通電期間制御用ＰＷＭ信号のデユーティを
小さくし、主スイツチングトランジスタに流れる平均電
流を低下させるように作動する。
スイツチングトランジスタに過大な電流が流れ、それが
継続するようになったとき、発振部の発振周波数を低下
させ、もって通電期間制御用ＰＷＭ信号のデユーティを
小さくし、主スイツチングトランジスタに流れる平均電
流を低下させるように作動する。
［実施例］
以下、図面を参照して本発明の一実施例を詳細に説明す
る。
る。
第１図は本発明の一実施例を示すブロック図である。
第１図において、１，２，３，４．５はＰＮＰトランジ
スタ、６，７．８はＮＰＮトランジスタ、９．１０．１
１はコンパレータ、１２はエラーアンプ、１３はインバ
ータ、１４はＲＳフリップフロップ、１５および１６は
基準電圧源、１７はダイオード、１８および１９はコン
デンサ、２０〜２５は抵抗である。
スタ、６，７．８はＮＰＮトランジスタ、９．１０．１
１はコンパレータ、１２はエラーアンプ、１３はインバ
ータ、１４はＲＳフリップフロップ、１５および１６は
基準電圧源、１７はダイオード、１８および１９はコン
デンサ、２０〜２５は抵抗である。
そして、点線で囲まれた部分が発振部２６を構成してい
る。
る。
２７は発振部を駆動する電源端子、２８は主スイツチン
グ電流信号（主スイツチングトランジスタ（図示せず）
の電流値に対応した電圧）を供給するための入力端子で
ある。
グ電流信号（主スイツチングトランジスタ（図示せず）
の電流値に対応した電圧）を供給するための入力端子で
ある。
２９は出力端子であり、上記主スイツチングトランジス
タの通電期間制御を行うためのＰＷＭ （パルス幅変調
）信号を送出する。
タの通電期間制御を行うためのＰＷＭ （パルス幅変調
）信号を送出する。
３０は、保護すべきスイッチングレギュレータの出力電
圧に対応した信号を人力する入力端子である。
圧に対応した信号を人力する入力端子である。
第２図（Ａ）〜（Ｇ）は、第１図の動作を説明するため
のタイミングチャートである。
のタイミングチャートである。
つぎに、第１図および第２図を参照しながら本実施例の
動作を説明する。
動作を説明する。
発振部２６の通常動作時における発振周波数ｆ工は、コ
ンデンサ１８の容量Ｃ，トランジスタ３のコレクタ電流
Ｉ３．トランジスタ４のコレクタ電流■４および抵抗２
４．２５の分圧電圧Ｅａ（コンパレータ９の基準電圧）
によりで決定される。
ンデンサ１８の容量Ｃ，トランジスタ３のコレクタ電流
Ｉ３．トランジスタ４のコレクタ電流■４および抵抗２
４．２５の分圧電圧Ｅａ（コンパレータ９の基準電圧）
によりで決定される。
即ち
となる。
第２図において、（Ａ）はコンパレータ１０の十端子に
人力される電圧波形、即ち発振部２６の発振波形を示す
。また、コンパレータ１０の一端子にはレギュレータの
出力電圧と所定の基準電圧１５との差を増幅するエラー
アンプ（誤差増幅器） １２の出力電圧（波線で示す）
が印加されている。
人力される電圧波形、即ち発振部２６の発振波形を示す
。また、コンパレータ１０の一端子にはレギュレータの
出力電圧と所定の基準電圧１５との差を増幅するエラー
アンプ（誤差増幅器） １２の出力電圧（波線で示す）
が印加されている。
その結果、コンパレータ１０の出力端子からはエラーア
ンプ１２の出力が零となるように主スイツチングトラン
ジスタを制御するため第２図（Ｂ） に示すパルス列が
出力される。コンパレータ１０の出力パルス列はインバ
ータ１３によって極性反転され、第２図（Ｃ）に示すよ
うなパルス列となる。
ンプ１２の出力が零となるように主スイツチングトラン
ジスタを制御するため第２図（Ｂ） に示すパルス列が
出力される。コンパレータ１０の出力パルス列はインバ
ータ１３によって極性反転され、第２図（Ｃ）に示すよ
うなパルス列となる。
通常動作が行われている間は、第２図（Ｄ）に示す主ス
イツチング電流信号も通常状態にある。その後の時点に
おいて負荷短絡が生起し、主スイツチング電流信号の電
圧値（第２図ＣＤ）に示す）が基準電圧源１６の基準電
圧Ｖ尺を越えると、第２図（Ｅ）に示す電圧がコンパレ
ータ１１から送出され、フリップフロップ１４のセット
端子Ｓに供給される。その結果、フリップフロップ１４
の出力端子Ｑはハイレベルとなる（第２図（Ｆ）参照）
。
イツチング電流信号も通常状態にある。その後の時点に
おいて負荷短絡が生起し、主スイツチング電流信号の電
圧値（第２図ＣＤ）に示す）が基準電圧源１６の基準電
圧Ｖ尺を越えると、第２図（Ｅ）に示す電圧がコンパレ
ータ１１から送出され、フリップフロップ１４のセット
端子Ｓに供給される。その結果、フリップフロップ１４
の出力端子Ｑはハイレベルとなる（第２図（Ｆ）参照）
。
またフリップフロップ１４の出力電圧はインバータ１３
にも印加され、インバータ１３の出力レベルをハイレベ
ル状態（すなわち、主スイツチングトランジスタ（図示
せず）を非導通とする信号レベル）にするとともに、コ
ンデンサ１９に対して充電を開始する。
にも印加され、インバータ１３の出力レベルをハイレベ
ル状態（すなわち、主スイツチングトランジスタ（図示
せず）を非導通とする信号レベル）にするとともに、コ
ンデンサ１９に対して充電を開始する。
フリップフロップ１４のリセット端子Ｒにはコンパレー
タ１０の出力電圧が印加されているので、発振出力の１
サイクルが過ぎると（即ちコンパレータｌＯの出力の立
上り時に）、フリップフロップ１４はリセットされ、出
力端子Ｑはローレベルとなる（第２図（Ｆ）に示す）。
タ１０の出力電圧が印加されているので、発振出力の１
サイクルが過ぎると（即ちコンパレータｌＯの出力の立
上り時に）、フリップフロップ１４はリセットされ、出
力端子Ｑはローレベルとなる（第２図（Ｆ）に示す）。
ひきつづき次のサイクルにおいても主スイツチング電流
信号（電圧値）が基′！ＪＸ電圧源１５の電圧Ｖａより
高い状態になると、再び、フリップフロップ１４のセッ
ト端子Ｓにハイレベルの電圧が印加され、出力端子Ｑも
ハイレベルとなる。かくして、コンデンサ１９に対する
充電が１！続される（第２図（Ｇ） に示す）。
信号（電圧値）が基′！ＪＸ電圧源１５の電圧Ｖａより
高い状態になると、再び、フリップフロップ１４のセッ
ト端子Ｓにハイレベルの電圧が印加され、出力端子Ｑも
ハイレベルとなる。かくして、コンデンサ１９に対する
充電が１！続される（第２図（Ｇ） に示す）。
このような状態が繰り返されるとコンデンサ１９の端子
電圧は次第に上昇し、コンデンサ１９の端子電圧がトラ
ンジスタ８のベース・エミッタ間電圧を超えた時点でト
ランジスタ８は導通する。
電圧は次第に上昇し、コンデンサ１９の端子電圧がトラ
ンジスタ８のベース・エミッタ間電圧を超えた時点でト
ランジスタ８は導通する。
トランジスタ８が導通するとトランジスタ２が導通し、
トランジスタ３は遮断状態となる。
トランジスタ３は遮断状態となる。
トランジスタ３が遮断状態となると、トランジスタ３に
はコレクタ電流■３が流れなくなる。
はコレクタ電流■３が流れなくなる。
従って、そのときの発振周波数ｆ２は
となり、ｆ□＞ １２となる。すなわち、発振部２６に
おける発振周波数が通常状態の周波数より低くなる。
おける発振周波数が通常状態の周波数より低くなる。
このように発振周波数が低くなると、第２図（Ｃ） に
示すように、インバータ１３から得られる出力パルスの
デユーティ比が小さくなり、主スイツチングトランジス
タの平均電流も低下することになる。かくして、主スイ
ツチングトランジスタの異常発熱状態を回避することが
できる。
示すように、インバータ１３から得られる出力パルスの
デユーティ比が小さくなり、主スイツチングトランジス
タの平均電流も低下することになる。かくして、主スイ
ツチングトランジスタの異常発熱状態を回避することが
できる。
過電流状態が解消すると、コンパレータ１０から得られ
る出力パルスの立上り時にリセットされるフリップフロ
ップ１４は再びセットされることはなく、出力端子Ｑは
ローレベルを維持するようになる。出力端子Ｑの出力電
圧がローレベルに戻ると、コンデンサ１９の電荷は徐々
に放電する。
る出力パルスの立上り時にリセットされるフリップフロ
ップ１４は再びセットされることはなく、出力端子Ｑは
ローレベルを維持するようになる。出力端子Ｑの出力電
圧がローレベルに戻ると、コンデンサ１９の電荷は徐々
に放電する。
コンデンサエ９が放電して端子電圧が一定電圧以下とな
ると、第２図（Ｇ）に示すようにトランジスれる。そし
てトランジスタ３は導通し、回路の状態は通常の状態に
復帰する。
ると、第２図（Ｇ）に示すようにトランジスれる。そし
てトランジスタ３は導通し、回路の状態は通常の状態に
復帰する。
［発明の効果］
以上述べたとおり本発明によれば、過負荷時や負荷短絡
時に、発振周波数を低下させることにより通電期間制御
用パルスのデユーティ比を小さくして主スイツチングト
ランジスタに流れる平均電流を少なくしているので、回
路の損失が減少し、スイッチングレギュレーター等の信
頼性を向上させることができる。
時に、発振周波数を低下させることにより通電期間制御
用パルスのデユーティ比を小さくして主スイツチングト
ランジスタに流れる平均電流を少なくしているので、回
路の損失が減少し、スイッチングレギュレーター等の信
頼性を向上させることができる。
第１図は本発明の一実施例を示すブロック図、第２図は
本実施例の各部の電圧波形図である。 １．２，３，４．５・・・ＰＮＰトランジスタ、１ｉ、
７．８・・・ＮＰＮトランジスタ、９．１０．１１・・
・コンパレータ、 １２・・・エラーアンプ、 １３・・・インバータ、 ＋７１・・・７すψ！プ７０−ｌプ １５．１８・・・基準電圧源、 １７・・・ダイオード、 １８．１９・・・コンデンサ、 ２０．２１，２２，２３，２４．２５・・・抵抗２６、
・・・発振部、 ２７・・・電源端子、 ２８・・・主スイツチングトランジスタの通過電流量を
表す電圧を印加するための入力端子、 ２９・・・スイッチングレギュレータの出力電圧を印加
するためのフィードバック入力端子。
本実施例の各部の電圧波形図である。 １．２，３，４．５・・・ＰＮＰトランジスタ、１ｉ、
７．８・・・ＮＰＮトランジスタ、９．１０．１１・・
・コンパレータ、 １２・・・エラーアンプ、 １３・・・インバータ、 ＋７１・・・７すψ！プ７０−ｌプ １５．１８・・・基準電圧源、 １７・・・ダイオード、 １８．１９・・・コンデンサ、 ２０．２１，２２，２３，２４．２５・・・抵抗２６、
・・・発振部、 ２７・・・電源端子、 ２８・・・主スイツチングトランジスタの通過電流量を
表す電圧を印加するための入力端子、 ２９・・・スイッチングレギュレータの出力電圧を印加
するためのフィードバック入力端子。
Claims (1)
- １）スイッチングトランジスタを介して出力される出力
電圧と所定の基準電圧との差を増幅する誤差増幅回路と
、前記スイッチングトランジスタのスイッチング制御信
号を発振する発振回路と、該発振回路の出力と前記誤差
増幅回路の出力とを比較して当該誤差増幅回路の出力が
零となるように前記スイッチングトランジスタをスイッ
チング制御する比較回路と、前記スイッチングトランジ
スタを流れる電流が所定の基準値を越えたときに前記比
較回路による制御を禁止して当該スイッチングトランジ
スタを遮断する制御を前記発振回路の各発振周期毎に行
う遮断制御回路と、該回路による遮断制御が所定期間継
続したときに前記発振回路の発振周波数を低くなるよう
に切換える切換回路とを備えることを特徴とする過電流
保護回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60297470A JPS62157421A (ja) | 1985-12-28 | 1985-12-28 | 過電流保護回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60297470A JPS62157421A (ja) | 1985-12-28 | 1985-12-28 | 過電流保護回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62157421A true JPS62157421A (ja) | 1987-07-13 |
| JPH0550231B2 JPH0550231B2 (ja) | 1993-07-28 |
Family
ID=17846909
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60297470A Granted JPS62157421A (ja) | 1985-12-28 | 1985-12-28 | 過電流保護回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62157421A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014155246A (ja) * | 2013-02-05 | 2014-08-25 | Tdk Corp | 電源装置の補助回路及びこの補助回路を備えた電源回路 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55133676A (en) * | 1979-04-02 | 1980-10-17 | Matsushita Electric Ind Co Ltd | Switching regulator |
| JPS5632643A (en) * | 1979-08-24 | 1981-04-02 | Hitachi Ltd | Manufacture device for annular fluorescent lamp |
| JPS6055855A (ja) * | 1983-09-05 | 1985-04-01 | Dengen Autom Kk | スイツチングレギユレ−タの信頼性を向上させる制御方法及び回路 |
-
1985
- 1985-12-28 JP JP60297470A patent/JPS62157421A/ja active Granted
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55133676A (en) * | 1979-04-02 | 1980-10-17 | Matsushita Electric Ind Co Ltd | Switching regulator |
| JPS5632643A (en) * | 1979-08-24 | 1981-04-02 | Hitachi Ltd | Manufacture device for annular fluorescent lamp |
| JPS6055855A (ja) * | 1983-09-05 | 1985-04-01 | Dengen Autom Kk | スイツチングレギユレ−タの信頼性を向上させる制御方法及び回路 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014155246A (ja) * | 2013-02-05 | 2014-08-25 | Tdk Corp | 電源装置の補助回路及びこの補助回路を備えた電源回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0550231B2 (ja) | 1993-07-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1278339C (en) | Inductor current control circuit | |
| US6256179B1 (en) | Switching power supply apparatus | |
| US5668704A (en) | Self-exciting flyback converter | |
| JPS62157421A (ja) | 過電流保護回路 | |
| JP3145442B2 (ja) | スイッチング式直流電源装置 | |
| JP3038800B2 (ja) | スイッチング電源回路 | |
| JP2001095240A (ja) | 入力過電圧制限機能を備えた突入電流防止回路 | |
| JPS5932212Y2 (ja) | スイツチングレギユレ−タ | |
| JP3031501B2 (ja) | Ｄｃ−ｄｃコンバータの過電流保護回路及び保護方法 | |
| JPS5838415Y2 (ja) | スイツチングレギユレ−タ | |
| JPH01148064A (ja) | 電源装置の保護回路 | |
| JP2902653B2 (ja) | 直流電源装置 | |
| JPH02303318A (ja) | 突入電流制限回路 | |
| JPH049618Y2 (ja) | ||
| JP2548026Y2 (ja) | スイッチング電源装置 | |
| JP2001161068A (ja) | 供給電力制限機能付きｄｃ−ｄｃコンバータ | |
| JPS6125354Y2 (ja) | ||
| JPH0314960Y2 (ja) | ||
| JP2501364Y2 (ja) | 昇圧型スイッチングレギュレ―タ | |
| JPS5922564Y2 (ja) | 直流安定化電源装置 | |
| JPS5932221Y2 (ja) | リンギング・チヨ−ク・コンバ−タ | |
| JP2601724Y2 (ja) | 起動回路 | |
| JPH0473326B2 (ja) | ||
| JP2802810B2 (ja) | 電源装置の過電流保護方法及び過電流保護回路 | |
| JPH0623160Y2 (ja) | スイッチング信号異常検出回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |