JPH0550231B2 - - Google Patents
Info
- Publication number
- JPH0550231B2 JPH0550231B2 JP60297470A JP29747085A JPH0550231B2 JP H0550231 B2 JPH0550231 B2 JP H0550231B2 JP 60297470 A JP60297470 A JP 60297470A JP 29747085 A JP29747085 A JP 29747085A JP H0550231 B2 JPH0550231 B2 JP H0550231B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- frequency
- comparator
- switching transistor
- main switching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000010355 oscillation Effects 0.000 claims description 18
- 230000003252 repetitive effect Effects 0.000 claims description 2
- 239000003990 capacitor Substances 0.000 description 9
- 238000010586 diagram Methods 0.000 description 3
- 230000002159 abnormal effect Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000001514 detection method Methods 0.000 description 2
- 230000020169 heat generation Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
Landscapes
- Dc-Dc Converters (AREA)
- Electronic Switches (AREA)
Description
【発明の詳細な説明】
［発明の属する技術分野］
本発明は、過負荷や短絡による過電流状態から
スイツチングトランジスタなどを保護する過電流
保護回路に関する。
スイツチングトランジスタなどを保護する過電流
保護回路に関する。
［従来技術とその問題点］
従来からスイツチング電源においては、過電流
状態から主スイツチングトランジスタを保護する
ために、スイツチングサイクル毎に主スイツチン
グトランジスタに流れる電流のピーク値を検出し
て、主スイツチングトランジスタを遮断すること
が行われている。
状態から主スイツチングトランジスタを保護する
ために、スイツチングサイクル毎に主スイツチン
グトランジスタに流れる電流のピーク値を検出し
て、主スイツチングトランジスタを遮断すること
が行われている。
しかし、回路の動作の遅れにより、過電流を検
出してから、主スイツチングトランジスタを遮断
するまでに一定の時間を要していた。その結果、
実際に回路を遮断するときの電流値は、ピーク検
出時の電流値よりも大きくなつてしまう。かかる
現象は特に、負荷の短絡時に顕著である。
出してから、主スイツチングトランジスタを遮断
するまでに一定の時間を要していた。その結果、
実際に回路を遮断するときの電流値は、ピーク検
出時の電流値よりも大きくなつてしまう。かかる
現象は特に、負荷の短絡時に顕著である。
従つて、負荷短絡状態が長時間継続すると、ス
イツチングサイクル毎に過電流が流れ、主スイツ
チングトランジスタや整流ダイオード等において
異常発熱による破壊等が生ずるおそれがある。
イツチングサイクル毎に過電流が流れ、主スイツ
チングトランジスタや整流ダイオード等において
異常発熱による破壊等が生ずるおそれがある。
［発明の目的］
よつて本発明の目的は上述の点に鑑み、主スイ
ツチングトランジスタに流れる過電流に応答し
て、その平均電流値に適切に逓減させるよう構成
した過電流保護回路を提供することにある。
ツチングトランジスタに流れる過電流に応答し
て、その平均電流値に適切に逓減させるよう構成
した過電流保護回路を提供することにある。
［発明の要点］
本発明に係る過電流保護回路は、主スイツチン
グトランジスタを介して出力される電源出力電圧
と所定の基準電圧との差を増幅する誤差増幅器１
２と、前記主スイツチングトランジスタをスイツ
チング制御するための繰り返し信号を発振して出
力するものであつてその周波数を第１の周波数と
それより低い第２の周波数とに切換え可能な発振
部２６と、該発振部の出力と前記誤差増幅器の出
力とを比較して前記主スイツチングトランジスタ
を駆動するためのパルス幅変調信号を出力する第
１の比較器１０と、前記主スイツチングトランジ
スタを流れる電流が所定値を越えたことを検出し
て出力を発生する第２の比較器１１と、該第２の
比較器の出力によりセツトされ前記発振部の出力
の１周期の終了時点で前記第１の比較器の出力に
よりリセツトされるフリツプフロツプ１４と、該
フリツプフロツプがセツトされている間は前記第
１の比較器の出力に優先して前記主スイツチング
トランジスタを非導通とする遮断手段１３と、前
記フリツプフロツプからセツト出力が複数回連続
して出力されたことを検出して前記発振部に対し
てその周波数が前記第１の周波数から第２の周波
数となるように切換え制御する切換制御手段８，
１７，１９とを備える。
グトランジスタを介して出力される電源出力電圧
と所定の基準電圧との差を増幅する誤差増幅器１
２と、前記主スイツチングトランジスタをスイツ
チング制御するための繰り返し信号を発振して出
力するものであつてその周波数を第１の周波数と
それより低い第２の周波数とに切換え可能な発振
部２６と、該発振部の出力と前記誤差増幅器の出
力とを比較して前記主スイツチングトランジスタ
を駆動するためのパルス幅変調信号を出力する第
１の比較器１０と、前記主スイツチングトランジ
スタを流れる電流が所定値を越えたことを検出し
て出力を発生する第２の比較器１１と、該第２の
比較器の出力によりセツトされ前記発振部の出力
の１周期の終了時点で前記第１の比較器の出力に
よりリセツトされるフリツプフロツプ１４と、該
フリツプフロツプがセツトされている間は前記第
１の比較器の出力に優先して前記主スイツチング
トランジスタを非導通とする遮断手段１３と、前
記フリツプフロツプからセツト出力が複数回連続
して出力されたことを検出して前記発振部に対し
てその周波数が前記第１の周波数から第２の周波
数となるように切換え制御する切換制御手段８，
１７，１９とを備える。
［実施例］
以下、図面を参照して本発明の一実施例を詳細
に説明する。
に説明する。
第１図は本発明の一実施例を示すブロツク図で
ある。
ある。
第１図において、１，２，３，４，５はPNP
トランジスタ、６，７，８はNPNトランジスタ、
９，１０，１１はコンパレータ、１２はエラーア
ンプ、１３はインバータ、１４はRSフリツプフ
ロツプ、１５および１６は基準電圧源、１７はダ
イオード、１８および１９はコンデンサ、２０〜
２５は抵抗である。
トランジスタ、６，７，８はNPNトランジスタ、
９，１０，１１はコンパレータ、１２はエラーア
ンプ、１３はインバータ、１４はRSフリツプフ
ロツプ、１５および１６は基準電圧源、１７はダ
イオード、１８および１９はコンデンサ、２０〜
２５は抵抗である。
そして、点線で囲まれた部分が発振部２６を構
成している。
成している。
２７は発振部を駆動する電源端子、２８は主ス
イツチング電流信号（主スイツチングトランジス
タ（図示せず）の電流値に対応した電圧）を供給
するための入力端子である。
イツチング電流信号（主スイツチングトランジス
タ（図示せず）の電流値に対応した電圧）を供給
するための入力端子である。
２９は出力端子であり、上記主スイツチングト
ランジスタの通電期間制御を行うためのPWM
（パルス幅変調）信号を送出する。
ランジスタの通電期間制御を行うためのPWM
（パルス幅変調）信号を送出する。
３０は、保護すべきスイツチングレギユレータ
の出力電圧に対応した信号を入力する入力端子で
ある。
の出力電圧に対応した信号を入力する入力端子で
ある。
第２図Ａ〜Ｇは、第１図の動作を説明するため
のタイミングチヤートである。
のタイミングチヤートである。
つぎに、第１図および第２図を参照しながら本
実施例の動作を説明する。
実施例の動作を説明する。
発振部２６の通常動作時における発振周波数f1
は、コンデンサ１８の容量Ｃ、トランジスタ３の
コレクタ電流I3、トランジスタ４のコレクタ電流
I4および抵抗２４，２５の分圧電圧Ea（コンパレ
ータ９の基準電圧）により決定される。
は、コンデンサ１８の容量Ｃ、トランジスタ３の
コレクタ電流I3、トランジスタ４のコレクタ電流
I4および抵抗２４，２５の分圧電圧Ea（コンパレ
ータ９の基準電圧）により決定される。
即ち
f1＝I3＋I4／Ｃ×Ea …(1)
となる。
第２図において、Ａはコンパレータ１０の＋端
子に入力される電圧波形、即ち発振部２６の発振
波形を示す。また、コンパレータ１０の−端子に
はレギユレータの出力電圧と所定の基準電圧１５
との差を増幅するエラーアンプ（誤差増幅器）１
２の出力電圧（波線で示す）が印加されている。
子に入力される電圧波形、即ち発振部２６の発振
波形を示す。また、コンパレータ１０の−端子に
はレギユレータの出力電圧と所定の基準電圧１５
との差を増幅するエラーアンプ（誤差増幅器）１
２の出力電圧（波線で示す）が印加されている。
その結果、コンパレータ１０の出力端子からは
エラーアンプ１２の出力が零となるように主スイ
ツチングトランジスタを制御するため第２図Ｂに
示すパルス列が出力される。コンパレータ１０の
出力パルス列はインバータ１３によつて極性反転
され、第２図Ｃに示すようなパルス列となる。
エラーアンプ１２の出力が零となるように主スイ
ツチングトランジスタを制御するため第２図Ｂに
示すパルス列が出力される。コンパレータ１０の
出力パルス列はインバータ１３によつて極性反転
され、第２図Ｃに示すようなパルス列となる。
通常動作が行われている間は、第２図Ｄに示す
主スイツチング電流信号も通常状態にある。その
後の時点において負荷短絡が生起し、主スイツチ
ング電流信号の電圧値（第２図Ｄに示す）が基準
電圧源１６の基準電圧VRを越えると、第２図Ｅ
に示す電圧がコンパレータ１１から送出され、フ
リツプフロツプ１４のセツト端子Ｓに供給され
る。その結果、フリツプフロツプ１４の出力端子
Ｑはハイレベルとなる（第２図Ｆ参照）。
主スイツチング電流信号も通常状態にある。その
後の時点において負荷短絡が生起し、主スイツチ
ング電流信号の電圧値（第２図Ｄに示す）が基準
電圧源１６の基準電圧VRを越えると、第２図Ｅ
に示す電圧がコンパレータ１１から送出され、フ
リツプフロツプ１４のセツト端子Ｓに供給され
る。その結果、フリツプフロツプ１４の出力端子
Ｑはハイレベルとなる（第２図Ｆ参照）。
またフリツプフロツプ１４の出力電圧はインバ
ータ１３にも印加され、インバータ１３の出力レ
ベルをハイレベル状態（すなわち、主スイツチン
グトランジスタ（図示せず）を非導通とする信号
レベル）にするとともに、コンデンサ１９に対し
て充電を開始する。
ータ１３にも印加され、インバータ１３の出力レ
ベルをハイレベル状態（すなわち、主スイツチン
グトランジスタ（図示せず）を非導通とする信号
レベル）にするとともに、コンデンサ１９に対し
て充電を開始する。
フリツプフロツプ１４のリセツト端子Ｒにはコ
ンパレータ１０の出力電圧が印加されているの
で、発振出力の１サイクルが過ぎると（即ちコン
パレータ１０の出力の立上り時に）、フリツプフ
ロツプ１４はリセツトされ、出力端子Ｑはローレ
ベルとなる（第２図Ｆに示す）。
ンパレータ１０の出力電圧が印加されているの
で、発振出力の１サイクルが過ぎると（即ちコン
パレータ１０の出力の立上り時に）、フリツプフ
ロツプ１４はリセツトされ、出力端子Ｑはローレ
ベルとなる（第２図Ｆに示す）。
ひきつづき次のサイクルにおいても主スイツチ
ング電流信号（電圧値）が基準電圧源１６の電圧
VRより高い状態になると、再び、フリツプフロ
ツプ１４のセツト端子Ｓにハイレベルの電圧が印
加され、出力端子Ｑもハイレベルとなる。かくし
て、コンデンサ１９に対する充電が継続される
（第２図Ｇに示す）。
ング電流信号（電圧値）が基準電圧源１６の電圧
VRより高い状態になると、再び、フリツプフロ
ツプ１４のセツト端子Ｓにハイレベルの電圧が印
加され、出力端子Ｑもハイレベルとなる。かくし
て、コンデンサ１９に対する充電が継続される
（第２図Ｇに示す）。
このような状態が繰り返されるとコンデンサ１
９の端子電圧は次第に上昇し、コンデンサ１９の
端子電圧がトランジスタ８のベース・エミツタ間
電圧を超えた時点でトランジスタ８は導通する。
９の端子電圧は次第に上昇し、コンデンサ１９の
端子電圧がトランジスタ８のベース・エミツタ間
電圧を超えた時点でトランジスタ８は導通する。
トランジスタ８が導通するとトランジスタ２が
導通し、トランジスタ３は遮断状態となる。
導通し、トランジスタ３は遮断状態となる。
トランジスタ３が遮断状態となると、トランジ
スタ３にはコレクタ電流I3が流れなくなる。従つ
て、そのときの発振周波数f2は f2＝I4／Ｃ×Ea …(2) となり、f1＞f2となる。すなわち、発振部２６に
おける発振周波数が通常状態の周波数より低くな
る。
スタ３にはコレクタ電流I3が流れなくなる。従つ
て、そのときの発振周波数f2は f2＝I4／Ｃ×Ea …(2) となり、f1＞f2となる。すなわち、発振部２６に
おける発振周波数が通常状態の周波数より低くな
る。
このように発振周波数が低くなると、第２図Ｃ
に示すように、インバータ１３から得られる出力
パルスのデユーテイ比が小さくなり、主スイツチ
ングトランジスタの平均電流も低下することにな
る。かくして、主スイツチングトランジスタの異
常発熱状態を回避することができる。
に示すように、インバータ１３から得られる出力
パルスのデユーテイ比が小さくなり、主スイツチ
ングトランジスタの平均電流も低下することにな
る。かくして、主スイツチングトランジスタの異
常発熱状態を回避することができる。
過電流状態が解消すると、コンパレータ１０か
ら得られる出力パルスの立上り時にリセツトされ
るフリツプフロツプ１４は再びセツトされること
はなく、出力端子Ｑはローレベルを維持するよう
になる。出力端子Ｑの出力電圧がローレベルに戻
ると、コンデンサ１９の電荷は徐々に放電する。
ら得られる出力パルスの立上り時にリセツトされ
るフリツプフロツプ１４は再びセツトされること
はなく、出力端子Ｑはローレベルを維持するよう
になる。出力端子Ｑの出力電圧がローレベルに戻
ると、コンデンサ１９の電荷は徐々に放電する。
パルス１９が放電して端子電圧が一定電圧以下
となると、第２図Ｇに示すようにトランジスタ８
は遮断され、そしてトランジスタ２も遮断され
る。そしてトランジスタ３は導通し、回路の状態
は通常の状態に復帰する。
となると、第２図Ｇに示すようにトランジスタ８
は遮断され、そしてトランジスタ２も遮断され
る。そしてトランジスタ３は導通し、回路の状態
は通常の状態に復帰する。
［発明の効果］
以上述べたとおり本発明によれば、過負荷時や
負荷短絡時に、発振周波数を低下させることによ
り通電期間制御用パルスのデユーテイ比を小さく
して主スイツチングトランジスタに流れる平均電
流を少なくしているので、回路の損失が減少し、
スイツチングレギユレーター等の信頼性を向上さ
せることができる。
負荷短絡時に、発振周波数を低下させることによ
り通電期間制御用パルスのデユーテイ比を小さく
して主スイツチングトランジスタに流れる平均電
流を少なくしているので、回路の損失が減少し、
スイツチングレギユレーター等の信頼性を向上さ
せることができる。
また、フリツプフロツプ、遮断手段および切換
制御手段を設け、主スイツチングトランジスタは
過電流検出により直ちに非導通すると共に、その
過電流状態を複数回連続して検出したとき、すな
わち過電流状態が所定期間継続したときに発振周
波数を第２の周波数に低下させるようにしたの
で、過電流状態となるスイツチング電源の起動時
にも、高い周波数の第１の周波数で駆動されるこ
とになる。従つて、過電流検出により直ちに発振
周波数を低下させるものにおいては起動時に発振
周波数が低下して電源出力の立ち上がり時間が長
くなるという不都合があるが、本発明では、この
ような不都合を防止することができる。
制御手段を設け、主スイツチングトランジスタは
過電流検出により直ちに非導通すると共に、その
過電流状態を複数回連続して検出したとき、すな
わち過電流状態が所定期間継続したときに発振周
波数を第２の周波数に低下させるようにしたの
で、過電流状態となるスイツチング電源の起動時
にも、高い周波数の第１の周波数で駆動されるこ
とになる。従つて、過電流検出により直ちに発振
周波数を低下させるものにおいては起動時に発振
周波数が低下して電源出力の立ち上がり時間が長
くなるという不都合があるが、本発明では、この
ような不都合を防止することができる。
第１図は本発明の一実施例を示すブロツク図、
第２図は本実施例の各部の電圧波形図である。 １，２，３，４，５…PNPトランジスタ、６，
７，８…NPNトランジスタ、９，１０，１１…
コンパレータ、１２…エラーアンプ、１３…イン
バータ、１４…フリツプフロツプ、１５，１６…
基準電圧源、１７…ダイオード、１８，１９…コ
ンデンサ、２０，２１，２２，２３，２４，２５
…抵抗、２６…発振部、２７…電源端子、２８…
主スイツチングトランジスタの通過電流量を表す
電圧を印加するための入力端子、２９…スイツチ
ングレギユレータの出力電圧を印加するためのフ
イードバツク入力端子。
第２図は本実施例の各部の電圧波形図である。 １，２，３，４，５…PNPトランジスタ、６，
７，８…NPNトランジスタ、９，１０，１１…
コンパレータ、１２…エラーアンプ、１３…イン
バータ、１４…フリツプフロツプ、１５，１６…
基準電圧源、１７…ダイオード、１８，１９…コ
ンデンサ、２０，２１，２２，２３，２４，２５
…抵抗、２６…発振部、２７…電源端子、２８…
主スイツチングトランジスタの通過電流量を表す
電圧を印加するための入力端子、２９…スイツチ
ングレギユレータの出力電圧を印加するためのフ
イードバツク入力端子。
Claims (1)
- １ 主スイツチングトランジスタを介して出力さ
れる電源出力電圧と所定の基準電圧との差を増幅
する誤差増幅器１２と、前記主スイツチングトラ
ンジスタをスイツチング制御するための繰り返し
信号を発振して出力するものであつてその周波数
を第１の周波数とそれより低い第２の周波数とに
切換え可能な発振部２６と、該発振部の出力と前
記誤差増幅器の出力とを比較して前記主スイツチ
ングトランジスタを駆動するためのパルス幅変調
信号を出力する第１の比較器１０と、前記主スイ
ツチングトランジスタを流れる電流が所定値を越
えたことを検出して出力を発生する第２の比較器
１１と、該第２の比較器の出力によりセツトされ
前記発振部の出力の１周期の終了時点で前記第１
の比較器の出力によりリセツトされるフリツプフ
ロツプ１４と、該フリツプフロツプがセツトされ
ている間は前記第１の比較器の出力に優先して前
記スイツチングトランジスタを非導通とする遮断
手段１３と、前記フリツプフロツプからセツト出
力が複数回連続して出力されたことを検出して前
記発振部に対してその周波数が前記第１の周波数
から第２の周波数となるように切換え制御する切
換制御手段８，１７，１９とを備えることを特徴
とするスイツチング電源の過電流保護回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60297470A JPS62157421A (ja) | 1985-12-28 | 1985-12-28 | 過電流保護回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60297470A JPS62157421A (ja) | 1985-12-28 | 1985-12-28 | 過電流保護回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62157421A JPS62157421A (ja) | 1987-07-13 |
| JPH0550231B2 true JPH0550231B2 (ja) | 1993-07-28 |
Family
ID=17846909
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60297470A Granted JPS62157421A (ja) | 1985-12-28 | 1985-12-28 | 過電流保護回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62157421A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6155671B2 (ja) * | 2013-02-05 | 2017-07-05 | Tdk株式会社 | 電源装置の補助回路及びこの補助回路を備えた電源回路 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55133676A (en) * | 1979-04-02 | 1980-10-17 | Matsushita Electric Ind Co Ltd | Switching regulator |
| JPS5632643A (en) * | 1979-08-24 | 1981-04-02 | Hitachi Ltd | Manufacture device for annular fluorescent lamp |
| JPS6055855A (ja) * | 1983-09-05 | 1985-04-01 | Dengen Autom Kk | スイツチングレギユレ−タの信頼性を向上させる制御方法及び回路 |
-
1985
- 1985-12-28 JP JP60297470A patent/JPS62157421A/ja active Granted
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55133676A (en) * | 1979-04-02 | 1980-10-17 | Matsushita Electric Ind Co Ltd | Switching regulator |
| JPS5632643A (en) * | 1979-08-24 | 1981-04-02 | Hitachi Ltd | Manufacture device for annular fluorescent lamp |
| JPS6055855A (ja) * | 1983-09-05 | 1985-04-01 | Dengen Autom Kk | スイツチングレギユレ−タの信頼性を向上させる制御方法及び回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62157421A (ja) | 1987-07-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0681503B2 (ja) | ブロツキング発振式スイツチング・レギユレ−タ | |
| JP3019804B2 (ja) | スイッチング電源装置 | |
| US4453115A (en) | DC Motor control system | |
| JPS6024669B2 (ja) | 断続型トランジスタ直流変換器 | |
| JPH0550231B2 (ja) | ||
| JPH0851776A (ja) | 自励式フライバックコンバータ | |
| JP3574599B2 (ja) | 入力過電圧制限機能を備えた突入電流防止回路 | |
| JPH09149631A (ja) | 電源装置 | |
| JP2624524B2 (ja) | 電動機の過負荷検出装置 | |
| JP2001161068A (ja) | 供給電力制限機能付きｄｃ−ｄｃコンバータ | |
| KR0138560Y1 (ko) | 전원 단락 보호회로 | |
| JPH0756581Y2 (ja) | 電動機用過電流遮断装置 | |
| JP3031501B2 (ja) | Ｄｃ−ｄｃコンバータの過電流保護回路及び保護方法 | |
| JPS6161508B2 (ja) | ||
| JPS5838415Y2 (ja) | スイツチングレギユレ−タ | |
| JP2548026Y2 (ja) | スイッチング電源装置 | |
| JPH0473326B2 (ja) | ||
| JP2933326B2 (ja) | ステッピングモータ駆動回路 | |
| JPH05336743A (ja) | スイッチング電源 | |
| JP3724780B2 (ja) | 電源供給制御装置 | |
| JPH02303318A (ja) | 突入電流制限回路 | |
| JPH1155981A (ja) | 過負荷保護機能付き電動機制御回路 | |
| KR940008013Y1 (ko) | 고주파 유도 가열조리기의 전원차단 안전장치 | |
| JPH0329999Y2 (ja) | ||
| JPH0262053B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |