JPS62150957A - 自動周波数制御回路 - Google Patents
自動周波数制御回路Info
- Publication number
- JPS62150957A JPS62150957A JP29493885A JP29493885A JPS62150957A JP S62150957 A JPS62150957 A JP S62150957A JP 29493885 A JP29493885 A JP 29493885A JP 29493885 A JP29493885 A JP 29493885A JP S62150957 A JPS62150957 A JP S62150957A
- Authority
- JP
- Japan
- Prior art keywords
- burst
- circuit
- output
- frequency
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Channel Selection Circuits, Automatic Tuning Circuits (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Radio Relay Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔竜業上の利用分野〕
この発明はバースト状に信号が入力される時分割多元接
続（ＴＤＭＡ）通信方式の位相シフトキーイング（ＰＳ
Ｅ）復調器内搬送波再生回路に使用される自動周波数制
御回路に関するものである。
続（ＴＤＭＡ）通信方式の位相シフトキーイング（ＰＳ
Ｅ）復調器内搬送波再生回路に使用される自動周波数制
御回路に関するものである。
第３図は例えば、官憲−著「衛星通信技術」電子通信学
会、 ２２２． （昭５５）に示された従Ｘの自動周波
数制御（ＡＦＣ）回路であり、図において、ｆｌ＋はバ
ースト状の変調波入力端子、（２）は変調波より基準と
なる搬送波を再生する搬送波再生回路、（３１は後述の
電圧制御発振器αＪの信号により搬送波再生回路からの
信号を周波数変換するための％１の周波数変換器（ＭＩ
Ｘ １ ）、（４１は単同調回路（ＴＡＮＫ）、（５１
ばＭＩＸで周波数変換された信号を電圧制御発振器α３
の信号により再び変換前の周波数にもどすための＠２の
周波数変換器（ＭＩＸ ２）、 ｆｉｌはＴＡＮＫの入
出力信号の位相差を検出するための位相検波器（ＰＳＤ
） 、（イ）はバースト先頭の大きな位相誤差電圧を平
滑化するための低域フィルタ（ＬＰＦ） 、（９１及び
（１０）は低域フィルタ（ＬＰＦ）（イ）の出力電圧の
それぞれ正方向あるいは負方向のピーク電圧を検出・保
持するピークホールド回路、αｌｊ：２つのピークホー
ルド回路＋９１ 、 ＋１０１の出力の中間電圧を得る
ための加算器、（２）は自動周波数制御（ＡＦＣ）ルー
プの応答速度全決定するループフィルタ、α３は加算器
αηの出力電圧により出力周波数が制御される電圧制御
発振器（ｖｃｏ’） 、αＱけ出力端子を示す。
会、 ２２２． （昭５５）に示された従Ｘの自動周波
数制御（ＡＦＣ）回路であり、図において、ｆｌ＋はバ
ースト状の変調波入力端子、（２）は変調波より基準と
なる搬送波を再生する搬送波再生回路、（３１は後述の
電圧制御発振器αＪの信号により搬送波再生回路からの
信号を周波数変換するための％１の周波数変換器（ＭＩ
Ｘ １ ）、（４１は単同調回路（ＴＡＮＫ）、（５１
ばＭＩＸで周波数変換された信号を電圧制御発振器α３
の信号により再び変換前の周波数にもどすための＠２の
周波数変換器（ＭＩＸ ２）、 ｆｉｌはＴＡＮＫの入
出力信号の位相差を検出するための位相検波器（ＰＳＤ
） 、（イ）はバースト先頭の大きな位相誤差電圧を平
滑化するための低域フィルタ（ＬＰＦ） 、（９１及び
（１０）は低域フィルタ（ＬＰＦ）（イ）の出力電圧の
それぞれ正方向あるいは負方向のピーク電圧を検出・保
持するピークホールド回路、αｌｊ：２つのピークホー
ルド回路＋９１ 、 ＋１０１の出力の中間電圧を得る
ための加算器、（２）は自動周波数制御（ＡＦＣ）ルー
プの応答速度全決定するループフィルタ、α３は加算器
αηの出力電圧により出力周波数が制御される電圧制御
発振器（ｖｃｏ’） 、αＱけ出力端子を示す。
次に動作について説明する。異る周波数を持ち、バース
ト状に異る時間て入力端子［１１より入力される複数の
変調波は、搬送波再生回路（２）において、それぞれの
変調波に対し基準搬送波が再生される。
ト状に異る時間て入力端子［１１より入力される複数の
変調波は、搬送波再生回路（２）において、それぞれの
変調波に対し基準搬送波が再生される。
この搬送波は第１の周波数変換器（ＭＩＸ １） ＋３
１において、電圧制御発振器（ＶＣＯ）αＪからの信号
により同調回路（ＴＡＮＫ） ＋４１の中心周波数付近
に周波数変換された後、入力信号に含まわる雑音あるい
は変調波より搬送波を再生する過程にかいて発生する雑
音を除去するために同調回路（ＴＡＮＫ） ＋４１に入
力される。雑音を除去された搬送源は電圧制御発振器（
ｖｃｏ）Ｑ３からの信号により第２の周波数変換器（Ｍ
ＩＸ ２）＋５１において再び周波数変換され、もとの
搬送波の周波数にもどされた後、出力端子ａ０より出力
される。
１において、電圧制御発振器（ＶＣＯ）αＪからの信号
により同調回路（ＴＡＮＫ） ＋４１の中心周波数付近
に周波数変換された後、入力信号に含まわる雑音あるい
は変調波より搬送波を再生する過程にかいて発生する雑
音を除去するために同調回路（ＴＡＮＫ） ＋４１に入
力される。雑音を除去された搬送源は電圧制御発振器（
ｖｃｏ）Ｑ３からの信号により第２の周波数変換器（Ｍ
ＩＸ ２）＋５１において再び周波数変換され、もとの
搬送波の周波数にもどされた後、出力端子ａ０より出力
される。
入力変調波の周波数が変化した場合、電圧制御発振器（
ＶＣＯ）αａの周波数が一定であるとすると、同調回路
（ＴＡＮＫ） （４１の入力周波数が中心周波数から離
れ、その結果、入力周波数が同調回路（ＴＡＮＫ）（４
１の中心周波数である場合に比べ同調回路（ＴＡＮＫ）
１４１の出力位相に位相−ｆ″わが生じる問題がある。
ＶＣＯ）αａの周波数が一定であるとすると、同調回路
（ＴＡＮＫ） （４１の入力周波数が中心周波数から離
れ、その結果、入力周波数が同調回路（ＴＡＮＫ）（４
１の中心周波数である場合に比べ同調回路（ＴＡＮＫ）
１４１の出力位相に位相−ｆ″わが生じる問題がある。
そこで、同調回路（ＴＡＮＫ）（４１の入出力信号の位
相差を電圧として位相検波器（ＰＳＤ） ＋６１にて検
出し、この電圧が一定値になるよう電圧制御発振器（Ｖ
ＣＯ）０３の出力周波数を制御し、同調回路（ＴＡＮＫ
） ＋４１の入力周波数を常に一定に保つ自動周波数制
御（ＡＦりが行わわる。
相差を電圧として位相検波器（ＰＳＤ） ＋６１にて検
出し、この電圧が一定値になるよう電圧制御発振器（Ｖ
ＣＯ）０３の出力周波数を制御し、同調回路（ＴＡＮＫ
） ＋４１の入力周波数を常に一定に保つ自動周波数制
御（ＡＦりが行わわる。
また、ＴＤＭＡ通信方式では異る周波数を持つ複数の信
号が異る時間に周期的に入力され、この場合、１）信号
間の周波数差が大きい場合にｆ′ｉ信号ごとにＡＦｃを
行うか、２）信号間の周波数差が小さい場合には信号中
の最大と最小の周波数の中間値を同調回路（ＴＡＮＫ）
＋４１の中心周波数に一致するようＡＦＣを行う方法
のどちらかが必要となり、通常は信号間の周波数差が小
さいため、２）の方法が採用され、木項でも２）の方法
について説明する。
号が異る時間に周期的に入力され、この場合、１）信号
間の周波数差が大きい場合にｆ′ｉ信号ごとにＡＦｃを
行うか、２）信号間の周波数差が小さい場合には信号中
の最大と最小の周波数の中間値を同調回路（ＴＡＮＫ）
＋４１の中心周波数に一致するようＡＦＣを行う方法
のどちらかが必要となり、通常は信号間の周波数差が小
さいため、２）の方法が採用され、木項でも２）の方法
について説明する。
バースト信号ごとに周波数が異り、その時間間隔が同調
回路（ＴＡＮＫ） ＋４１の応答速度に比べ小さい場合
、９ｆＪ４図に示すようにＴＡＮＫ ｆｉｔの出力には
先行バーストの信号が、入力には次バーストが存在する
場合があり、両者の位相は無相関であるため、一時的に
非常に大きな位相誤差電圧が位相検波器（ｐｓＤＮ６１
から出力されることがある。この次バーストの先頭にお
けるピーク状の位相誤差電圧を平滑するために低域フィ
ルタ（ＬＰＦ ）（４）が月１意される。
回路（ＴＡＮＫ） ＋４１の応答速度に比べ小さい場合
、９ｆＪ４図に示すようにＴＡＮＫ ｆｉｔの出力には
先行バーストの信号が、入力には次バーストが存在する
場合があり、両者の位相は無相関であるため、一時的に
非常に大きな位相誤差電圧が位相検波器（ｐｓＤＮ６１
から出力されることがある。この次バーストの先頭にお
けるピーク状の位相誤差電圧を平滑するために低域フィ
ルタ（ＬＰＦ ）（４）が月１意される。
低域フィルタ（ＬＰＦ）に）にはバースト開始後定常状
態となった所で各バーストの入力周波数偏差に応じた電
圧が出力される。
態となった所で各バーストの入力周波数偏差に応じた電
圧が出力される。
この電圧の正のピーク値と負のピーク値すなわち正方向
の周波数偏差と負方向の周波数偏差の最大値はピークホ
ールド回路（９１及び（１０）で保持され、加算器αＢ
に入力され、入力電圧の中間値が出力される。この電圧
はＡＦＣ回路の応答速度を決定するループフィルタ（２
）を通った後、電圧制御発振器（ＶＣＯ）Ｑ３に加えら
れる。この場合、入力周波数の最大値と最小値の中間値
が同調回路（ＴＡＮＫ）ｆ４ｔの中心周波数になるよう
電圧制御発振器（ＶＣＯ）αａが制御され、バーストご
との周波数偏差が小さい場合、同調回路（ＴＡＮＫ）
［４１によって発生する周波数偏差による位相誤差を、
バーストととＫ ＡＦＣｆ行う場合を除いて最も小さく
できる。
の周波数偏差と負方向の周波数偏差の最大値はピークホ
ールド回路（９１及び（１０）で保持され、加算器αＢ
に入力され、入力電圧の中間値が出力される。この電圧
はＡＦＣ回路の応答速度を決定するループフィルタ（２
）を通った後、電圧制御発振器（ＶＣＯ）Ｑ３に加えら
れる。この場合、入力周波数の最大値と最小値の中間値
が同調回路（ＴＡＮＫ）ｆ４ｔの中心周波数になるよう
電圧制御発振器（ＶＣＯ）αａが制御され、バーストご
との周波数偏差が小さい場合、同調回路（ＴＡＮＫ）
［４１によって発生する周波数偏差による位相誤差を、
バーストととＫ ＡＦＣｆ行う場合を除いて最も小さく
できる。
従来のＡＦＣ回路は以上のように構吸されているので、
同調回路（ＴＡＮＫ） ＋４１の帯域を狭くするにつれ
バースト先頭で発生する先行バーストによるＰＳＤ （
６１の出力の大きな誤差電圧の持続時間が長くなり、こ
れを平滑するために、より時定数の大きな低減フィルタ
（ＬＰＦ）（イ）が必要となる。しかしながら、時定数
を大きくすると応答速度が遅くなり、短バーストに対し
木米の周波数差による位相誤差電圧を検出できなくなる
ことや、あるいはたとえ低減フィルタ（ＬＰＦ ）によ
り平滑化を行ってもバースト先頭の先行バーストによる
誤差電圧を全くな（すことはできないなどによりＡＦＣ
９−正確に行えない欠点があった。
同調回路（ＴＡＮＫ） ＋４１の帯域を狭くするにつれ
バースト先頭で発生する先行バーストによるＰＳＤ （
６１の出力の大きな誤差電圧の持続時間が長くなり、こ
れを平滑するために、より時定数の大きな低減フィルタ
（ＬＰＦ）（イ）が必要となる。しかしながら、時定数
を大きくすると応答速度が遅くなり、短バーストに対し
木米の周波数差による位相誤差電圧を検出できなくなる
ことや、あるいはたとえ低減フィルタ（ＬＰＦ ）によ
り平滑化を行ってもバースト先頭の先行バーストによる
誤差電圧を全くな（すことはできないなどによりＡＦＣ
９−正確に行えない欠点があった。
この発明は上２のような問題点を解消するためになされ
たもので、同調回路の帯琥を狭ぐしても、バースト先頭
で発生する先行バーストによる位相検波器出力の大きな
誤差電圧とけ無関係に、短バーストでもバースト先頭以
降の本来の周波数差による位相誤差電圧のみを検出し、
これによって正しく ＡＦＣ動作を行うことが可能なＡ
ＦＣ回路を得ることを目的とする。
たもので、同調回路の帯琥を狭ぐしても、バースト先頭
で発生する先行バーストによる位相検波器出力の大きな
誤差電圧とけ無関係に、短バーストでもバースト先頭以
降の本来の周波数差による位相誤差電圧のみを検出し、
これによって正しく ＡＦＣ動作を行うことが可能なＡ
ＦＣ回路を得ることを目的とする。
この発明に係るＡＦＣ回路は位相検波器出力にサンプル
ホールド回路を置き、動作モード制御回路から送出され
るバースト位置に応じたザンプルホールド信ぢ・により
位相誤差電圧の特定部分のみをサンプリングし、この電
圧をピークホールド回路へ送出しＡＦＣ機能を実現する
とともに、バースト同期検出が一定時間の間、定期的に
行われない場合、上記サンプルホールド回路の出力信号
を用いずに電圧制御発振器の出力周波数を一定値に固定
しておく機能を付加したものである。
ホールド回路を置き、動作モード制御回路から送出され
るバースト位置に応じたザンプルホールド信ぢ・により
位相誤差電圧の特定部分のみをサンプリングし、この電
圧をピークホールド回路へ送出しＡＦＣ機能を実現する
とともに、バースト同期検出が一定時間の間、定期的に
行われない場合、上記サンプルホールド回路の出力信号
を用いずに電圧制御発振器の出力周波数を一定値に固定
しておく機能を付加したものである。
この発明におけるサンプルホールド回路はバーストが正
常周期で入力されている場合、バースト先頭の先行バー
ストによる誤差電圧が大きい場合でも、この誤差電圧が
収束し、本来の周波数偏差による誤差電圧が検出できる
時点のみをサンプリングする。
常周期で入力されている場合、バースト先頭の先行バー
ストによる誤差電圧が大きい場合でも、この誤差電圧が
収束し、本来の周波数偏差による誤差電圧が検出できる
時点のみをサンプリングする。
また、切換器はバーストが正常周期で人力されな（なっ
た場合、電圧制御発振器ＶＣＯの出力電圧な標準値に固
定しておく。
た場合、電圧制御発振器ＶＣＯの出力電圧な標準値に固
定しておく。
以下、この発明の一実施例を図について説明する。第１
図において、（１１〜Ｆ６１ 、 ＋９１〜ａ３及びＱ
０は上記従来装置と全く同一のものである。
図において、（１１〜Ｆ６１ 、 ＋９１〜ａ３及びＱ
０は上記従来装置と全く同一のものである。
（８１けバースト状の変調波からバースト位置を検出す
るためのバースト検出回路、（７）は動作モード制御回
路（財）からのサンプルホールド信号Ｑυによって、位
相検波器（ＰＳＤ） （ｅ＋の出力電圧の特定部分をサ
ンプリングし、その電圧を次のサンプリング時点まで保
持するサンプルホールド回路、α勇は電圧制御発振器（
ｖｃｏ） （１３が標準周波数を出力すべき電圧を切換
器０９に与える定電圧源、Ｑ５は加算器（ロ）又は定電
圧源［１４）からのどちらから信号を動作モード回路（
財）からのＡＦＣループ設定信号（イ）に従って選択す
る切換器、αηはバースト検出回路体）からのバースト
検出信号を一定時間遅延させた一定時間幅の遅延パルス
を作成する遅延パルス発生器、（至）はバースト検出信
号よりバースト検出が定期的になされ、バースト同期が
維持されていることを検出するバースト同期検出器、Ｑ
９はそのバースト同期検出信号、（ホ）は遅延パルスと
バースト同期検出器の論理反転信号の論理和を出力する
ＯＲ回路、３υはＯＲ回路（７）より出力されたサンプ
ルホールド信号、（イ）はバースト同期信号α９よりそ
の同期検出直後の一定時間を禁止状態とするバースト同
期禁止回路、（至）はＡｒｃループ設定信号、（財）は
遅延パルス発生器αη、バースト同期検出器（至）、
ＯＲ回路（７）、バースト同期検出禁止回路翰より構成
される動作モーＦ制御回路である。
るためのバースト検出回路、（７）は動作モード制御回
路（財）からのサンプルホールド信号Ｑυによって、位
相検波器（ＰＳＤ） （ｅ＋の出力電圧の特定部分をサ
ンプリングし、その電圧を次のサンプリング時点まで保
持するサンプルホールド回路、α勇は電圧制御発振器（
ｖｃｏ） （１３が標準周波数を出力すべき電圧を切換
器０９に与える定電圧源、Ｑ５は加算器（ロ）又は定電
圧源［１４）からのどちらから信号を動作モード回路（
財）からのＡＦＣループ設定信号（イ）に従って選択す
る切換器、αηはバースト検出回路体）からのバースト
検出信号を一定時間遅延させた一定時間幅の遅延パルス
を作成する遅延パルス発生器、（至）はバースト検出信
号よりバースト検出が定期的になされ、バースト同期が
維持されていることを検出するバースト同期検出器、Ｑ
９はそのバースト同期検出信号、（ホ）は遅延パルスと
バースト同期検出器の論理反転信号の論理和を出力する
ＯＲ回路、３υはＯＲ回路（７）より出力されたサンプ
ルホールド信号、（イ）はバースト同期信号α９よりそ
の同期検出直後の一定時間を禁止状態とするバースト同
期禁止回路、（至）はＡｒｃループ設定信号、（財）は
遅延パルス発生器αη、バースト同期検出器（至）、
ＯＲ回路（７）、バースト同期検出禁止回路翰より構成
される動作モーＦ制御回路である。
以上のようにｓ収されたＡｒｃ回路動作は、バースト検
出回路（８）から出力されるバースト検出信号により、
動作モード制御回路（財）から出力されるサンプルホー
ルド信号シη及びＡＦｃループ設定信号翰に従い次の３
状態に大別できる。
出回路（８）から出力されるバースト検出信号により、
動作モード制御回路（財）から出力されるサンプルホー
ルド信号シη及びＡＦｃループ設定信号翰に従い次の３
状態に大別できる。
１、 バースト未受信時
２、 バースト受信開始時
３、 バースト定常受信時及びバースト未受信初期時
これら３状態における動作モード制御回路（財）の動作
についてまず説明する。
についてまず説明する。
第２図に動作モード制御回路（ハ）のタイミングチャー
トを示す。
トを示す。
バースト検出回路（８）より出力されたバースト検出信
号より１１秒なる時間遅延した位置に７２秒なる幅の遅
延パルスが遅延パルス発生器αηより出力される。すた
、バースト同期検出信号回路（至）より最初のバースト
検出信号が入力されてから７３秒以内の間隔でバースト
検出が行われている限りはバースト同期検出信号ａ９が
出力され、この信号は最後のバースト検出が行わねてか
ら１３秒の間出力さねている。ここでけＴＤＭＡ通信等
、必ず同期的にバーストが受信されるようなミステムを
考えており、Ｔ３の値としてはこの周期に比べ犬きな時
間を遣ぶものとする。遅延パルス信号とバースト同期検
出信号ａ９の論理反転側Ｊｉ＋はＯＲ回路（イ）で論理
和されサンプルホールｌ″信号６２ＴＪとして出力され
る。バースト同期検出回路（イ）はバースト同期検出信
号０９の同期検出直後の７４秒間を禁止した後、ＡＦＣ
ループ設定信に＋（財）として出力する。
号より１１秒なる時間遅延した位置に７２秒なる幅の遅
延パルスが遅延パルス発生器αηより出力される。すた
、バースト同期検出信号回路（至）より最初のバースト
検出信号が入力されてから７３秒以内の間隔でバースト
検出が行われている限りはバースト同期検出信号ａ９が
出力され、この信号は最後のバースト検出が行わねてか
ら１３秒の間出力さねている。ここでけＴＤＭＡ通信等
、必ず同期的にバーストが受信されるようなミステムを
考えており、Ｔ３の値としてはこの周期に比べ犬きな時
間を遣ぶものとする。遅延パルス信号とバースト同期検
出信号ａ９の論理反転側Ｊｉ＋はＯＲ回路（イ）で論理
和されサンプルホールｌ″信号６２ＴＪとして出力され
る。バースト同期検出回路（イ）はバースト同期検出信
号０９の同期検出直後の７４秒間を禁止した後、ＡＦＣ
ループ設定信に＋（財）として出力する。
次に動作モード制御回路−から出力された制御信号の動
作について説明するが、ここでＡＦＣループとしての基
本的動作としては従来回路とはソ同様であるため、ここ
では従来回路とけ異なる部分について主に述べる。
作について説明するが、ここでＡＦＣループとしての基
本的動作としては従来回路とはソ同様であるため、ここ
では従来回路とけ異なる部分について主に述べる。
１、 バースト未受信時
サンプルホールド信号シυとしては常にサンプル状態が
出力され位相検波器（ＰＳＤ）＋６１からの位相誤差電
圧はそのままピークホールド回路（９１、＋ＩＯ＋に出
力される。しかしＡＦＣループ設定信Ｊｉ＋（ハ）とし
ては常に非設定信号が出力され、切換器ａ９において定
電圧源α蜀からの信号が選択され電圧制御発振器（ｖＣ
Ｏ）α３は常に枦準周波数を出力し、Ａｒｃけ待機状態
となる。
出力され位相検波器（ＰＳＤ）＋６１からの位相誤差電
圧はそのままピークホールド回路（９１、＋ＩＯ＋に出
力される。しかしＡＦＣループ設定信Ｊｉ＋（ハ）とし
ては常に非設定信号が出力され、切換器ａ９において定
電圧源α蜀からの信号が選択され電圧制御発振器（ｖＣ
Ｏ）α３は常に枦準周波数を出力し、Ａｒｃけ待機状態
となる。
２、 バースト受信開始時
バースト受信が開始され７４秒間は、サンプルホールｒ
信５＋Ｉ２Ｄによりサンプルホールド回路（７）におい
て、第４図に示される各バーストの周波数偏差に応じた
誤差電圧が出力されているバースト後部のみがサンプリ
ングされ、次のサンプリング時点までその電圧が保持さ
れ、この電圧がピークホールド回路＋９１ 、 ＋１０
１に入力される。しかし、この場合もバースト未受信時
同様、ＡＦＣループ設定信号（至）としては非設定信号
が出力され電圧制御発振器（ｖｃｏ）Ｑ３は標準周波数
を出力している。これはピークホールド回路（９１、（
１０１においてバースト未受信時に入力されていた不必
要な誤差電圧が消滅するまで待機するために用意されて
いるもので、バースト未受信時の不要な誤差電圧が入力
されない、あるいはたとえ入力されていても消滅に要す
る時間が不要の場合、このモーＦは不要である。
信５＋Ｉ２Ｄによりサンプルホールド回路（７）におい
て、第４図に示される各バーストの周波数偏差に応じた
誤差電圧が出力されているバースト後部のみがサンプリ
ングされ、次のサンプリング時点までその電圧が保持さ
れ、この電圧がピークホールド回路＋９１ 、 ＋１０
１に入力される。しかし、この場合もバースト未受信時
同様、ＡＦＣループ設定信号（至）としては非設定信号
が出力され電圧制御発振器（ｖｃｏ）Ｑ３は標準周波数
を出力している。これはピークホールド回路（９１、（
１０１においてバースト未受信時に入力されていた不必
要な誤差電圧が消滅するまで待機するために用意されて
いるもので、バースト未受信時の不要な誤差電圧が入力
されない、あるいはたとえ入力されていても消滅に要す
る時間が不要の場合、このモーＦは不要である。
３、 バースト定常受信時及びバースト未受信初期時
サンプルホールド信号ＱＢはバースト受信開始時と同様
で、サンプルホールド回路（７）も同様に動作する。た
だし、この場合、Ａｒｃループ股定信Ｊ＋（至）として
設定信号が出力され、加算器αηの信号が選択器α９で
選択されループフィルタ（イ）を通して電圧制御発振器
（ｖＣＯ）ａ３に送出され、ＡＦＣ動作が正常に実行さ
れる。また、この場合、バースト受信開始時の項で述べ
たように、各バーストの正しい誤差電圧のみがサンプリ
ングされているため、正確なＡＦＣ動作が行える。
で、サンプルホールド回路（７）も同様に動作する。た
だし、この場合、Ａｒｃループ股定信Ｊ＋（至）として
設定信号が出力され、加算器αηの信号が選択器α９で
選択されループフィルタ（イ）を通して電圧制御発振器
（ｖＣＯ）ａ３に送出され、ＡＦＣ動作が正常に実行さ
れる。また、この場合、バースト受信開始時の項で述べ
たように、各バーストの正しい誤差電圧のみがサンプリ
ングされているため、正確なＡＦＣ動作が行える。
以上の動作はバーストが受信されなくなってから７３秒
間持続され、その後はバースト床受（８時の動作に移行
する。
間持続され、その後はバースト床受（８時の動作に移行
する。
以上のように、この発明によりば、位相検波器の出力に
サンプルホールド回路をおき、バースト先頭で先行バー
ストにより発生する誤差電圧とは無関係に、バースト後
部の定常的な各バーストの周波数偏差による本来の誤差
電圧のみを動作モーＦ制御回路からのサンプルホールド
信号によりサンプリングし、保持するｓ戚としたので、
ＴＡＮＫ回路の帯ザを狭く、かつ短いバーストが入力さ
れた場合でも精度の高いＡＦＣを行える効果がある。
サンプルホールド回路をおき、バースト先頭で先行バー
ストにより発生する誤差電圧とは無関係に、バースト後
部の定常的な各バーストの周波数偏差による本来の誤差
電圧のみを動作モーＦ制御回路からのサンプルホールド
信号によりサンプリングし、保持するｓ戚としたので、
ＴＡＮＫ回路の帯ザを狭く、かつ短いバーストが入力さ
れた場合でも精度の高いＡＦＣを行える効果がある。
＠１図はこの発明の一実施例による自動周波数制御回路
、第２図はｇＩ；１図の回路の各部の波形図、第３図は
従来のＡＦＣ回路、第４図けｇＩＪ３図の各部の波形説
明図である。 図において、（１１は変調波入力端子、＋２）は搬送波
再生回路、（３）は第１の周波数変換器、（４１は単同
調回路、（５）ばＩ！２の周波数変換器、（６）は位相
検波器、（７）はサンプルホールド回路、（８）はバー
スト［１回路、（９）は正電圧ピークホールド回路、（
ｌＯ）は負電圧ピークホールド回路、αＤは加算器、（
イ）はループフィルタ、α３は電圧制御発振器、α弔は
定電圧源、叫は切換器、ａＱは出力端子、αηは遅延パ
ルス発生器、（至）はバースト同期検出器、α９はバー
スト同期検出信号、（１）はＯＲ回路、（財）はサンプ
ルホールド信号、＠けバースト同期検出禁止回路、（ホ
）はＡＦＣループ設定信号、（ハ）は動作モーＦ制御回
路、（至）は低域フィルタである。 なか、■中、同一符号は同−又は相当部分を示す。
、第２図はｇＩ；１図の回路の各部の波形図、第３図は
従来のＡＦＣ回路、第４図けｇＩＪ３図の各部の波形説
明図である。 図において、（１１は変調波入力端子、＋２）は搬送波
再生回路、（３）は第１の周波数変換器、（４１は単同
調回路、（５）ばＩ！２の周波数変換器、（６）は位相
検波器、（７）はサンプルホールド回路、（８）はバー
スト［１回路、（９）は正電圧ピークホールド回路、（
ｌＯ）は負電圧ピークホールド回路、αＤは加算器、（
イ）はループフィルタ、α３は電圧制御発振器、α弔は
定電圧源、叫は切換器、ａＱは出力端子、αηは遅延パ
ルス発生器、（至）はバースト同期検出器、α９はバー
スト同期検出信号、（１）はＯＲ回路、（財）はサンプ
ルホールド信号、＠けバースト同期検出禁止回路、（ホ
）はＡＦＣループ設定信号、（ハ）は動作モーＦ制御回
路、（至）は低域フィルタである。 なか、■中、同一符号は同−又は相当部分を示す。
Claims (2)
- （１）バースト状の入力信号を発振器の出力を用いて周
波数変換する第１の周波数変換器と、この周波数変換器
の出力のうち所定の周波数成分を通過させる同調回路と
、この同調回路の出力を前記発振器の出力を用いて周波
数変換する第２の周波数変換器と、前記同調回路の入出
力の位相差を指示に応じてサンプリングし保持するサン
プルホールド回路と、定電圧源と、切換信号に応じて前
記サンプルホールド回路の出力または前記定電圧源のい
ずれかを選択する切換器と、この切換器の出力電圧に応
じた周波数で発振した出力を前記第１および第２の周波
数変換器に与える電圧制御発振器と、前記バースト状の
入力信号に応じて前記サンプルホールド回路にサンプリ
ングの指示を与えるとともにバースト状の信号が入力さ
れてから所定時間後に前記サンプルホールド回路の出力
を選択する切換信号を前記切換器に与える動作モード切
換回路とを備えた自動周波数制御回路。 - （２）動作モード切換回路が切換信号を出力する所定時
間は、バースト状信号の未受信時の不要な誤差電圧が消
滅する時間であることを特徴とする特許請求の範囲第１
項に記載の自動周波数制御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29493885A JPS62150957A (ja) | 1985-12-24 | 1985-12-24 | 自動周波数制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29493885A JPS62150957A (ja) | 1985-12-24 | 1985-12-24 | 自動周波数制御回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62150957A true JPS62150957A (ja) | 1987-07-04 |
Family
ID=17814218
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29493885A Pending JPS62150957A (ja) | 1985-12-24 | 1985-12-24 | 自動周波数制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62150957A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04326635A (ja) * | 1991-04-26 | 1992-11-16 | Tohoku Electric Power Co Inc | デジタルデータ伝送におけるクロック抽出回路 |
-
1985
- 1985-12-24 JP JP29493885A patent/JPS62150957A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04326635A (ja) * | 1991-04-26 | 1992-11-16 | Tohoku Electric Power Co Inc | デジタルデータ伝送におけるクロック抽出回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4517531A (en) | Carrier wave reproducing circuit in synchronized detection system of medium speed facsimile | |
| JPS62150957A (ja) | 自動周波数制御回路 | |
| US5809096A (en) | Digital transmission system comprising decision means for changing the synchronization mode | |
| JPH05211535A (ja) | 復調器のａｆｃ回路 | |
| KR100247349B1 (ko) | 심볼타이밍복구장치 | |
| JPH06291686A (ja) | 周波数制御装置 | |
| JPS63204837A (ja) | 同期装置 | |
| JPS62150958A (ja) | 自動周波数制御回路 | |
| JPS622726B2 (ja) | ||
| JPH0379888B2 (ja) | ||
| JPS6362932B2 (ja) | ||
| JPS58129864A (ja) | 位相変調信号の復調装置 | |
| JPH05130071A (ja) | 雑音除去装置 | |
| JPH04104542A (ja) | ディジタル復調器 | |
| JPS58215154A (ja) | タイミング位相制御装置 | |
| JP2551217B2 (ja) | クランプ形自動周波数制御装置 | |
| JPH01270428A (ja) | クロック再生回路 | |
| JPS6142900B2 (ja) | ||
| US6201447B1 (en) | Phase synchronization circuit with units for setting sweep frequency and control voltage | |
| JPH04361497A (ja) | サブキャリア再生器 | |
| JPS6173458A (ja) | Ｄｐｓｋ信号の遅延検波回路装置 | |
| JPS58105659A (ja) | デイジタル復調回路 | |
| JPH0211174B2 (ja) | ||
| JPH05152945A (ja) | 自動周波数・利得制御回路 | |
| JPH0388457A (ja) | 搬送波再生回路掃引方式 |