JPS62150115A - 半導体位置検出器を有する測距装置のａ／ｄ変換回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、半導体装置検出器を有する測距装置のＡ／Ｄ
変換回路、更に詳しくは、被写体に赤外光を照射し、そ
の反射光を半導体装置検出器で受光し、同検出器の出力
に基づいて測距情報を１する測距装置において、測距情
報をディジタル値で得るためのＡ／Ｄ変換回路に関する
。

小型カメラにおける測距装置としては、例えば、第２図
に示すように、赤外発光ダイオード（以下、ＩＲＥＤと
略記する）１１より発せられる赤外光を投光レンズ１２
によって被写体（物体）１３に向けて照射し、この被写
体１３からの赤外反射光を結像レンズ１４により半導体
装置検出器（以下、ＰＳＤと略記する）１０の受光面一
にに結像させ、このＰＳＤＩＯの被写体距離に応じた結
像位置の変化により可変するＰＳＤの２系統の出力電流
（光電流）を演算することによって、ＰＳＤへの入射光
強度に依存しない、結像位置のみに依存する測距情報を
得るようにしたものが知られている。

そして、このＰＳＤの演算出力はレンズ繰り出し量に対
応させるために、アナログ量をディジタル量に変換して
用いられる方がオートフォーカス制御」二から都合が良
い。

次に、従来の測距装置の電気回路の一例を′：ｔＸ１４
図によって説明する。第１４図において、ＰＳＤｌｏは
、周知のようにその受光面１０ａに結像される被写体か
らの赤外反射光の入射位置に応じて、第１の出力端１０
ｂから送出される第１の光電流１１と第２の出力端１０
ｃから送出される第２の光電流Ｉ２か変化するようにな
っている。従って、第１の光￥、流■　と第２の光電流
Ｉ２の比は彼方体距離に対応したものとなり、この比を
求めることによって被写体距離情報を得ることができる
。

このような被写体距離情報を求めるには、ＰＳＤＩＯの
第１の出力端１０ｂに生じる第１の光電流Ｉ　を電流／
電圧（以下、Ｉ／Ｖと略記する）変換回路２０とコンデ
ンサ２４とホールド回路２５と対数圧縮回路３２で形成
される第１の信号処理回路３２で対数圧縮された第１の
出力電圧Ｖ。５，１に変換する。Ｉ／Ｖ変換回路２０は
オペアンプ２１゜ＰＮＰ型トランジスタ２２および抵抗
２３からなり、ホールド回路２５はオペアンプ３０、Ｐ
ＮＰ型トランジスタ２７，３１．　　ダイオード２６．
コンデンサ２９および抵抗２８からなり、対数圧縮回路
３２はオペアンプ３４およびＮＰＮ型トランジスタ３３
からなる。オペアンプ２１の非反転入力端には基準電圧
Ｖ　　　、オペアンプ３０の反「ｅ「３ 転入内端には基準電圧Ｖ　　　、オペアンプ３４ｒｅｆ
’　２ の非反転入力端には基準電圧Ｖ　　　が印加され、ｒｅ
ｆ’　１ トランジスタ３１のエミッタ、トランジスタ３３のコレ
クタに動作電圧十Ｂが印加されるようになっている。

一方、ＰＳＤＩＯの第２の出力端１０ｃに生じる第２の
光電流Ｉ２も上述の回路２０．　２４．２５゜３２でな
る第１の信号処理回路３５と同様の第２の信号処理回路
３６で対数圧縮された第２の出力電圧Ｖ　　　に変換す
る。

ＵＴ　２ そして、この第２の出力電圧Ｖ　　　と上述のＵＴ　２ 第１の出力電圧■　　　との差電圧を、オペアンＬＩＴ
　ｌ プ３９および抵抗３８．４０〜４２からなる差出力検出
回路３７で求めることによってＰＳＤ演算出力電圧、即
ちアナログ値としての測距情報出力電圧ｖｏＵＴを得る
ようになっている。オペアンプ３９の非反転入力端は、
抵抗４２を介して第２の基準電圧Ｖ　　　が供給され、
そして、オペアンｃｆ　２ ブ３９の出力端は差出力検出回路３７の出力端、即ち、
ＰＳＤ演算出力電圧ｖｏＵＴの送出端になっている。

上記測距情報出力電圧Ｖ。Ｕ、の送出端である差出力検
出回路３７の出力端は、ラダー型のアナログ／ディジタ
ル（以下、Ａ／Ｄと略記する）変換回路４３の入力端、
即ち、７個のコンパレータ４４ａ〜４４ｇの非反転入力
端に接続されている。

このコンパレータ４４ａ〜４４ｇの反転入力端は、第２
の基準電圧Ｖ　　　が印加される端子と定電ｃｒ２ 流ＦＡ４６との間に直列に接続された７個の抵抗４５ａ
〜４５ｇの各接続点にそれぞれ接続されている。従って
、コンパレータ４４ａ〜４４ｇの非反転入力端には上記
測距情報出力電圧■。Ｕｌが印加され、反転入力端には
定７ｕ流１ｃか抵抗４５ａ〜４５ｇを流れることにより
各接続点に生じた７つの判定電圧が印加されるようにな
っている。この７つの判定電圧は３ビツトのバイナリ信
号に変換するために、上記測距情報出力電圧■。６．を
そのレベルに応じて８つの電圧領域に区分するためのも
のである。コンパレータ４４ａ〜４４ｇの出内端はこの
各コンパレータ４４ａ〜４４ｇの出力状態に応じて、ｒ
ｏ　００Ｊ〜ｒｌ　１１Ｊまでの３ビツトのバイナリ出
力信号に変換するエンコーダ４７に接続されている。

上記測距装置の動作を説明すると、ＰＳＤＩＯの第１の
出力端１０ｂに得られた第１の光電流１１が、オペアン
プ２１の反転入力端に印加され、トランジスタ２２のエ
ミッタ、ベースの帰還ループによって第１の光電流■１
に略等しい電流が抵抗２３に流れることによって同トラ
ンジスタ２２のコレクタに上記第１の光電流Ｉｌに応じ
た電圧が−生じる。この電圧は、コンデンサ２４によっ
て直流成分がカットされ、交流成分のみが次段のホール
ド回路２５に供給される。ここで、上記１／Ｖ変換回路
２０の出力の交流成分とは、図示しない赤外光源を発光
させた時にＰＳＤＩＯによって受光される測距用の被写
体反射光の成分である。

このようなＩ／Ｖ変換回路２０の出力の電圧は、ホール
ド回路２５においてタイミング信号Ｓｌによってホール
ドされる。このタイミングは、図示しない赤外光源の発
光タイミングに同期しており、赤外発光をしていない時
にタイミング信号Ｓ【によってトランジスタ３１がオン
されている間には、トンジスタ３３のベースが第１の基
弗電圧”ｒａｒｌにロックされ、同トランジスタ３３の
エミッタか第２の基準電圧Ｖ　　　にロックされる。こ
のだｒｅｆ’　２ めに、上記Ｉ／Ｖ変換回路２０に生じる交流成分はダイ
オード２６のアノードとカソードを介してトランジスタ
２７のエミッタに流れこむ。

そして、赤外発光が開始すると同時にタイミング信号Ｓ
ｌによってトランジスタ３１がオフされると、オペアン
プ３０のバイアス電流が断たれるのでトランジスタ３３
のエミッタ電位がフリーになる。これと同時にホールド
回路２５のコンデンサ２９の充電電荷によってトランジ
スタ２７のベースが固定電位にされてしまうために、ト
ランジスタ３１がタイミング信号Ｓｌによってオフされ
た後の、上述の第１の光電流１１に基づく変化成分のみ
がトランジスタ３３のベースに流れ込む。

このような動作は、いわゆる背景光の除去のために行な
われる。

結局、トランジスタ３３の工８ミッタ電流は、第１の基
準電圧Ｖ　　　と第２の基準電圧Ｖ、。ｒ２ｒｃｌ’　
　１ によって決定づけられるバイアス電流ＩＥｌと、赤外発
光に基づく成分のみに対応した電流（トランジスタ３３
のべ〜スミ流）Ｉｎｔにトランジスタ３３の電流増幅率
８倍したβ・ＩＢｌとを加算した電流となる。即ち、ト
ランジスタ３３のエミッタには、■［Ｅ＋＋β・Ｉｎｔ
　　　　　・・・・・・・・・（１）なる電流が流れる
。一方、トランジスタ３３の飽和電流を１８とすると、
トランジスタ３３のベース・エミッタ間電圧ＶＢＥ１は
、下式のようになる。

ここで、上記ＶＴは、サーマルボルテージでｋＴ／ｑ（
Ｋ：ボルツマン定数　Ｔ：絶対忍度ｑ：電子電倚の定数
）である。

このようにして対数圧縮回路３２の出力端に得られる第
１の出力電圧Ｖ　　　と同様に、第２のＯＵＴ　１ 信号処理回路３６においてもＰＳＤＩＯの第２の出力端
１０ｃに生じる第２の光電流Ｉ２が電流／電圧変換され
、対数圧縮されて、第２の出力電圧ｖｏＵＴ２が得られ
る。この時、」二連の対数圧縮回路３２に対応する、第
２の信号処理回路３６に設けられたトランジスタにおけ
るベース・エミッタ間電圧■Ｉ３ｒ：２は、下式のよう
になる。

そして、上述の第１の出力電圧Ｖ　　　と第２ＵＴ　１ の出力電圧Ｖ　　　の差が差出力検出回路３２にＯｕｔ
’　２ よって求められることによって測距情報用カフ１ｉ圧”
　ＯＵＴが得られるのである。このように得られた７１
１１１距情報出力電圧Ｖ。、Ｔは、下式のようになる。

ｖＯＵＴ　”　ｖＢＥ２−　Ｖ１３Ｅｌそして、このよ
うして求められる／ｌ１１１距情報出力電圧Ｖ。ＵＴに
基づいてこれをＡ／Ｄ変換回路４３にてＡ／Ｄ変換する
ことにより、オートフォーカス制御、測距等の所望の制
御を行うことができることになる。

［発明が解決しようとする問題点コ ところで、被写体距踏ａか比較的小さいときは、ＰＳＤ
ｌ、０の光電流１．．Ｉ２が充分に大きいので、Ｉ　く
βＩ　　　Ｉ（β１１３２となり、このたＥｌ　　　　
　　１３１’　　　　Ｅ２め、」二足（４）式を簡ｌｉ
化して、 とすることができる。ここで、ベース電流■１３１’Ｉ
　はＰＳＤＩＯの２系統の光電流１．．Ｉ２に相当する
ので、 である。以下、」二足（６）式を基本にしてさらに詳し
く述べる。

第２図に示すように、ＰＳＤＩＯの有効長の１／２をり
、ＩＲＥＤＩＩとＰＳＤＩＯとの離間距離、即ち基本長
をＬ′、結像レンズ１４の主点とＰＳＤＩＯの受光面間
の距離をＬＢ、ＰＳＤＩＯの中心から赤外光の結像中心
までの距離をＸＡととなることが一般的に知られている
。

一方、幾何光学」二から、ｘＡについて求め、その両辺
をして割って結像位置ｘＡ／Ｌを求めると、となる。上
記（８）式をグラフで表わすと、第１５図に示すように
なる。即ち、横軸に肢写体距離の逆数１　／　ａをとり
、縦軸にＰＳＤＩＯの結像位置ｘ　Ａ／Ｌをとると、両
者は比例関係にあり、グラフの直線の傾きがｋとなる。

同図においてはに−１としているが、このｋの値は、上
記（９）式から明らかなように、設計によって決定され
るものであり、機械精度によってバラツキを生じてしま
う。

つまりＰＳＤＩＯの位置が設計によって求めた位置から
ずれた場合にはｋの値が変化してしまうことになる。

そこで、上記（６）式に（７）、＜８）式を代入すると
、像位置のみに依存する出力電圧となる。

上記（ｌＯ）式をグラフで表わすと、第１６図に示すよ
うになる。即ち、被写体距離の逆数１　／　ａを横軸に
とり、上記測距情報出力電圧Ｖ。、１をサーマルサボル
テージＶＴで除した測距情報出力ＶｏＵＴ／ＶＴを縦軸
にとると、ｋ−１に設計する場合は、第１６図に実線で
示す曲線上にコンパレータ４４ａ〜４４ｇの各判定電圧
が乗るように設計されることになる。前記第１４図に示
すＡ／Ｄ変換回路４３における各コンパレータ４４ａ〜
４４ｇの判定電圧は、結像位置ｘ　Ａ／Ｌの０から１ま
での値を、３ビツトバイナリ出力に変換する場合は８等
分して７つできるが、その各判定電圧が上記（１０）式
の出力電圧に対応する電圧となるように上記定電流源４
６の定電流１ｃおよび抵抗４５ａ〜４５ｇの値を決定し
ておく。

ところで、抵抗４５ａ〜４５ｇの抵抗値の絶対値は、集
積化された場合にバラツキを生ずることがあるが、この
ように抵抗値にバラツキを生じた場合であっても、その
抵抗値の比について見てみればバラツキが非常に小さい
と言えるので、定電流１ｃを可変することで抵抗値のバ
ラツキをほぼ補償できることになる。

しかしながら、ｋの値にバラツキを生じた場合、即ち、
ｋ−１で設計したにもかかわらず実際には、ｋ−０，１
１となってしまった場合には、これを定電流１ｃを変化
させることにより補償することはできない。これについ
て以下、さらに詳述する。

実際のｋの値が設計値から外れたものとなっても、一定
の被写体距離ａのとき一定の測１１１ｉ情報出力電圧Ｖ
ｏＵＴを得ることが要求されるが、今、第１６図におい
て、ｋ−１の設計値のときはｘ　　　／Ｌ＝　１／ａ　
　　　　　　−（ＩＩ）Ａ となっている。即ち、ＰＳＤの結像位置ｘＡ／Ｌ＝０．
５のとき被写体距離の逆数１／ａ＝０．５となる。とこ
ろか、実際にはｋ　−０，８となると、ＸＡ　／　Ｔ−
＝０．８　（１／　ａ）　　・・・・・１１２）となり
、１／ａ＝０．５では結像位置ＸＡハル−，４となって
しまう。従って、測距情報出力■ｏｕ’ｒ／Ｖ−ｒの値
は、同一被写体距離で設計値と実際値とが異なってくる
。実際の調整に当っては、被写体距離の逆数が０．５ｍ
−’の位置では、実際の１（はに−０，８であるのに、
ｋ−１としたときのａｐ１距情報出力Ｖ。ＵＴ／ｖＴに
等しくなるように、定電流Ｉｃを可変することによりコ
ンパレータ４４ａ〜４４ｇの判定電圧が調整されること
になる。即ち、第１６図から解るように、１／ａ−０，
５のとき、ｋ＝＝１では、 Ｖｏ、Ｔ／ＶＴ＝１．１　　（設計値）・・・（１３）
ｋ譚０．８では、 ＶＯＵＴ／ＶＴ”０．８　　（実際値）・−（１４）に
なる。このように、コンパレータ４４ａ〜４４ｇの判定
電圧レベルは１−２第１６図中の実線で示す曲線４８に
一致するように設計されているので、１／ａ−０，５の
とき設５１値がＶ　ＯＵＴ　／　Ｖ　Ｔ　＝＝　］　−
１であるのに対して実際のＶｏＵＴ／ＶＴが０．８にし
かならない。従って、ｋ　−０，８となったときの実際
のコンパレータ４４ａ〜４４ｇの判定電圧レベルは、上
記第１６図において、実線で示す曲線４８を縦方向に０
．８／　１　、またけ圧縮し、かつ、ｋ−０，８におけ
る１／ａをＪに弗にしてグラフを描いた、一点鎖線で示
す曲線４９となる。この一点鎖線で示す曲線４９と上記
実線で示す曲線４８とが重なった部分では、ｋ−１の設
計値が実際にはに−０，８になったとしても測距情報出
力電圧Ｖ。ＵＴを補正することができることになる。例
えば、第１６図に示す例で言えば、ｋ−０，８のときに
０く１／ａ　＜　０．７５の範囲内、即ち、Ｏ＜　ｘ　
ｔ、　／　Ｌ　＜　０　、６の範囲内では補正すること
ができるが、Ｘ　Ａ　／　しく０．６の範囲では、ｌ２
両曲線は大きくずれており、従って、上記Ａ／Ｄ変換回
路４３において、定電流１ｃを可変するようにしても、
上記機械的バラツキによるｋの変動を吸収することがで
きず、１１１１１距情報出力電圧Ｖ。、ＴをＡ／・Ｄ変
換したバイナリ出力の７１１１１距信号に誤差を生ずる
ことになる。

また、上記第１４図に示した従来のＡ／Ｄ変換回路４３
は３ビツトのバイナリ出力を得るには、同図に示すよう
に７個のコンパレータ４４ａ〜４４ｇを必要とし、また
、４ビツトとする場合には、１５個のコンパレータを必
要とする。一般にｎビットのときには、２°−１個のコ
ンパレータが必要であり、ビットｉが多いほど回路規模
が増大する。

さらに、」二足Ａ／Ｄ変換回路４３のコンパレータ４４
ａ〜４４ｇの各判定電圧を決定している抵抗４５ａ〜４
５ｇか直列になっていることから、このうちの１個の抵
抗の値が誤差を生じても、全てのコンパレータの判定電
圧にも誤差を発生させることになり、誤差累積の虞れが
大きい。

本発明は、このような問題点に着目してなされたもので
、ＰＳＤの位置ずれがあっても、ＰＳＤ出力に基づくア
ナログ信号の１Ｉｌｌ距情報を１１１）正しえて正確な
ディジタル信号を得ることができるようにした、半導体
装置検出器を有する測距装置のＡ／Ｄ変換回路を提供す
ることを目的とする。

［問題点を解決するための手段および作用コ本発明の半
導体装置検出器を有する測距装置のＡ／Ｄ変換回路では
、第１図に示す基本的ブロック回路図のように、被写体
で反射して戻ってきた赤外光をＰＳＤＩＯ（第２図参照
）にて受光するとき、このＰＳＤＩＯの両端から出力さ
れる７１５　ｊＱＩ、、Ｉ２をＰＳＤ演算出力回路１に
て演算してその比（Ｉ、、／Ｉ、）を求め、これを比較
器３の一方の人力とする。また、クロックパルスをディ
ジタルカウンタ５で計数し、この計数出力をラッチ回路
４に送るとともに、Ｄ／Ａ変換回路６に送ってアナログ
信号に変換する。このＤ／Ａ変換回路６で上記ディジタ
ルカウンタ５の出力をアナログ信号に変換するに際し、
ＰＳＤ位置ずれ５，１整回路７によりＰＳＤＩＯの位置
ずれに応じて上記アナログ信号が調整される。この調整
されたアナログ信号は電流分配部８に送られ、」二記Ｐ
ＳＤＩＯから出力される２つの電流に疑似した２つの電
流■ｄｉ”　ｄ２を２つの定電流源８ａ、８ｂにて設定
する。この電流分配部８により設定される２つの電流は
割算回路２に送られてその比（１，２／　Ｉ　ｄ、）が
求められると、これを比較器３の他方の人力とする。そ
して、この比較器３の両入力、即ち、ＰＳＤ演算出力回
路１の出力と割算回路２の出力か一致したとき、比較器
３よりラッチ回路４ヘラッチ信号を送って上記ディジタ
ルカウンタの計数値をラッチする。このラッチ回路４で
ラッチされた計数値がディジタル測距情報として出力す
る。

［実　施　例］ 第４図および第５図は本発明の一実施例を示す７１１１
１距装置のＡ／Ｄ変換回路である。ＰＳＤＩＯの両端か
ら出力される２系統の光電流Ｉｔ、１２について述べる
と、上記第２図に示すようにＰＳＤｌｏの中心を赤外光
の結像位置の基準点とした場合、２系統の電流１．１　
　は、 ■ロー１１＋１２・・・・・・・・・（１５）とすると
、 となることが一般的に知られている。

従って、」二足（ＩＧ）、　（１７）式の両辺を１゜で
割るとなるので、この（１８）、　（１９）式に前記（
８）式を代入すれば、 となる。この（１８）〜（２１）式の関係をグラフで表
わすと、第３図に示すようになる。第３図において、直
線５１は上記（１８）、　（２Ｇ）式で示される直線で
あり、直線５２は上記（１９）、　（２１＞式で示され
る直線である。これらの式から解るように、出力１１／
ＩＩ／Ｉ　　は結像位置Ｘ、Ａ　／　Ｌおよび彼等０　
“　　２０ 体距離の逆数１　／　ａに比例する。

第４図において、前記第１４図で説明したと同様のＰＳ
Ｄ演算出力回路６０の出力側に、本実施例のＡ／Ｄ変換
回路が設けられている。本実施例のＡ／Ｄ変換回路は、
第４図において、Ｉ　ＲＥＤｌｌの発光に同期してタイ
ミング信号を発生するタイミング回路６１と、ＰＳＤ演
算出力回路６０からの出力電圧Ｖ。ｕ’ｒを上記タイミ
ング回路６１からのタイミング信号に同期してサンプリ
ングホールトする、オペアンプ６２．ＰＮＰ型トランジ
スタ６３．ＮＰＮ型トランジスタ６４．コンデンサ６５
および抵抗６６．６７からなる周知の回路１、）成のサ
ンプルホールド回路６８と、オペアンプ６９、ＮＰＮ型
トランジスタ７０〜７５および抵抗７６〜８３からなる
４ビット構成の周知のＤ／Ａ変換回路８４と、補正用可
変抵抗器１０９よりなるＰＳＤ位置すれ１凋整手段と、
オペアンプ８５゜ＮＰＮ型トランジスタ８６〜８８およ
び抵抗８９゜９０からなる基Ｌ＄電流発生回路９１と、
この基準電流発生回路９１により流れる基Ｌ＄電流およ
び上記Ｄ　／　、Ｍ、　ｅ換回路８４により流れるアナ
ログ電流を加減前ｐして２つの電流１１′　１２′に分
配するための、ＰＮＩ”Ｃ２１−ランジスタ９２〜９５
および上記トランジスタ７４．７５．８７．８８からな
る電流分配回路９６と、オペアンプ９７．９９およびダ
イオード９８，１００からなる２つの対数圧縮回路１０
１Ａ、ｌ０ＩＢと、オペアンプ１０２および抵抗１０３
〜１０６からなる差出力検出回路１０７と、この差出力
検出回路１０７の出力とサンプルホールド回路６８の出
力とを比較し、両出力が一致したとき出力を発生する比
較器１０８とを白゛シてなる。オペアンプ９７．９９の
非反転入力端には基準電圧Ｖ　　　、オペアンプｃｆ　
１ １０２の非反転入力端には抵抗１０６を介して基準電圧
Ｖ　　　１オペアンプ８５の非反転入力端ｃｆ　２ には基準電圧Ｖｒｅｌ’がそれぞれ印加される。オペア
ンプ６９の非反転入力端には基僧電圧■、。１．を可変
抵抗１０９により可変した基準電圧Ｖ、。１．′か印加
される。

比較器１０８の出力端１０８ａと、Ｄ／Ａ変換回路８４
の各ビットの入力端８４ａ〜８４ｄとの間には、第５図
に示すような制御部の回路か設けられている。この制御
部の回路はＤ型フリップフロップ（以下、Ｄ−ＦＦと略
記する）１１２．アンドゲート１１３〜１１５．ナント
ゲート１１６〜１２０およびインバータ１２１からなる
ラッチ回路１２２と、アップカウンタ１２３およびイン
バータ１２４からなるディジタルカウンタ１２５とによ
り構成されている。

第４図に示すＰＳＤ演算出力回路６０ては、実際のＰＳ
Ｄの２系統の光電流１１．Ｉ２に基づく、一方の電流が
端子２４ａに加えられオペアンプ３４Ａとトランジスタ
３３Ａからなる対数圧縮回路３２Ａで対数圧縮されて差
出力検出回路３７の抵抗３８を通じてオペアンプ３９の
反転入力端に人力され、他方の電流が端子２４ｂに加え
られオペアンプ３４Ｂとトランジスタ３３Ｂからなる対
数圧縮回路３２Ｂで対数圧縮されて差出力検出回路３７
の抵抗４１を通じてオペアンプ３９の非反転入力端に人
力されると、差出力検出回路３７の出力端、即ち、ＰＳ
Ｄ演算出力回路６０の出力端６０ａから前記（６）式に
て示すＰＳＤ演算出力電圧ＶｏＵＴが１１＋られる。即
ち、 ■２ Ｖｏｕｒ＝ｖＴ４１（（、）　　　−＝　（６）上記（
６）式に示すＰＳＤ演算出力電圧Ｖ。Ｕ２．は、サンプ
ルホールド回路６８のオペアンプ６２の反転入力端に印
加される。トランジスタ６３は、タイミング回路６１か
らタイミング信号が発せられたときオペアンプ６２にバ
イアス電流を供給するもので、バイアス電流が供給され
ているときはオペアンプ６２の反転入力端の上記ＰＳＤ
演算出力電圧ｖＯＵＴと等しい電圧がトランジスタ６４
のコレクタに出力される。オペアンプ６２のバイアス電
流が切れると、オペアンプ６２の出力かハイインピーダ
ンスになるが、コンデンサ６５はバイアス電流が切れる
直前のオペアンプ６２の出力電圧を保持しているので、
このときコンデンサ６５が放電されるしばらくの間、ト
ランジスタ６４のコレクタは、バイアス電流が切れる直
前の７ヒ圧を保持することになる。このトランジスタ６
４の電圧がサンプルホールド回路６８の出力として比較
器１０８の一方の入力端である反転入力端に人力される
。つまり、この比較器１０８の反転入力端には、赤外光
の発光タイミングに合わせてＰＳＤ演算出力電圧ｖｏＵ
Ｔがサンプルホールド回路６８を通じて人力されること
になる。

一方、対数圧縮回路１０１の対数圧縮ダイオード９９に
流れる電流をＩ　′、対対数圧縮ダイオド１００に流れ
る電流を■１′　とするとき、差出力検出回路１０７の
出力としては、抵抗１０３〜１０６の値がいずれも”、
９しいものとすれば、なる電圧Ｖ　′か出力される。こ
の電圧ＵＴ Ｖ　　′は上記ＰＳＤ演算出力電圧Ｖ。Ｕｌ、に疑似Ｏ
Ｕ′「 した仮想の演算出力電圧であり、同仮想演算出力電圧Ｖ
　　′は」二１だ比較器１０８の他方の入力端でＵＴ ある非反転入力端に人力される。上記電流１２′につい
ては電流分配回路９６のトランジスタ９２゜９３により
供給され、上記電流Ｉｌ′についてはトランジスタ９４
．９５により供給される。

ここで、Ｄ／Ａ変換回路８４のオペアンプ６９の非反転
入力端には基準電圧Ｖ　　　ｌ、基学電流ｒｅ「 発生回路９１の非反転入力端には基準電圧ｖｒｅｒがそ
れぞれ印加されるようになっていて、通常は、Ｖｒｅｌ
’　−”　ｒｅｆ　’　　　　　・＝　−−−−（２３
）としておく。ＰＳＤの位置ずれが生じていた場合には
、基準電圧Ｖ　　′を可変させて、上記（２３）ｒｃｆ
’ 式のバランスをくずし、ＰＳＤの位置ずれによる誤差発
生の補正を行なう。

オペアンプ８５の反転入力端と接地（ＧＮＤ）端との間
には、このＪ！４電流発生回路９１の入力端９１ａが“
Ｈ”レベルでトランジスタ８６がオンのときに抵抗８９
を通じて電ｉ＆　Ｉが流れるか、となる。

同じく、オペアンプ６９の反φム入力端と接地（ＧＮＤ
）端との間にはこのＤ／Ａ変換回路８４の入力端８４ａ
〜８４ｄのいずれかか“Ｈ“レベルでトランジスタ７０
〜７３のいずれかがオンのとき抵抗７６〜７９のうち、
オンになったトランジスタに対応する抵抗を通じて電流
Ｉ３か流れる。

抵抗７６〜７９の抵抗値は、−１−記抵抗８９の抵抗値
をＲとするとき、抵抗７６は２Ｒ，７７は４Ｒ。

７８はｇＲ，７９は１６Ｒとされており、これらの抵抗
にそれぞれＩ／２．Ｉ／４．Ｉ／８．Ｉ／１６の電流が
流れるようになっている。即ち、Ｄ／Ａ変換回路８４の
各ビットの入力端８４ａ〜８４ｄはＭＳＢ側からＬＳＢ
側に順に１／２．１／４．１／８．１／１６の重み付け
がなされているので、オンになったビットのトランジス
タに対応する抵抗に流れる電流の総和が電流Ｉ３となっ
てＤ／Ａ変換される。この電流Ｉ３が流れるときのとな
る。この（２５）式は、上記（２３）式よりとなる。

オペアンプ６９．トランジスタ７４．７５にて電圧電流
変換が行なわれると、トランジスタ７４と７５はカレン
トミラー回路を形成しているので、トランジスタ７４と
７５のコレクタにはそれぞれ電流１３／２が流れる。ま
た、オペアンプ８５゜トランジスタ８Ｌ８８にて電圧電
流変換が行なわれると、トランジスタ８７と８８もカレ
ントミラー回路を形成しているので、トランジスタ８７
と８８のコレクタにはそれぞれ電流１／２が流れる。

そして、電流分配回路９６のトランジスタ９２のコレク
タに上記トランジスタ７４および８８のコレクタが接続
されているので、トランジスタ９３のコレクタ即ち、対
数圧縮ダイオード９９に流れとなる。また、トランジス
タ９４のコレクタにはトランジスタ８７のコレクタが接
続され、トランジスタ９５のコレクタにはトランジスタ
８８のコレクタが接続されているので、対数圧縮ダイオ
ード１００に流れる電流１１′は、 となる。

」１記（２８）、　（２７）式の両辺を■で割ると、と
なる。この（２９）、　（３０）式を前記（１Ｂ）、　
（１９）式と比較してみると、電流ＩはＰ　Ｓ　Ｄ　１
０の光電流１１゜■　の総和Ｉ　に対応し、■３／Ｉは
ＰＳＤＩＯの結１象位置ＸＡ／Ｌに対応していることが
解る。

従って、上記Ｄ／Ａ変換回路８４における電流Ｉ３と基
準電流発生回路９１における電流Ｉとの比を制御しなが
ら、実際のＰＳＤ演算出力電圧■　　と仮想の演算出力
電圧Ｖ　　′とを上記比ＯＵＴ　　　　　　　　　　　
　ＯＵＴ較器１０８で比較することでＰＳＤＩＯの結像
位置ｘＡ／Ｌ、即ち、被写体距離の逆数ｋ（１／ａ）を
得ることができる。

ここで、ＰＳＤＩ　Ｏに位置ずれがあり、ｋの値にバラ
ツキを生じている場合、これを補正する方法について説
明する。今、再び前記（８）式を示すと、 ｘＡ／Ｌ−ｋ　（１／ａ）　　　−−＝１８）である。

ところで、ｋ−１で設工１シたにもかかわらすノくラツ
キを生じ実際にはに＝２／３になってしまったとする。

このとき、被写体距離ａが２ｍ（すなわち１／ａ−０，
５）とすると、ｋが設計値通りでに−１であるとすれは
、ＰＳＤ演算出力電圧”　ＯＵＴは・ となる。しかし、実際には、ｋ−２／３であるので、結
像位置ＸＡ／Ｌは、上記（８）式よりＸ　Ａ　／　Ｌ　
＝　２　／　３　Ｘ　０　、５−１　／　３　・・・（
３２）となる。このため、実際のＰＳＤ演算出力電圧Ｖ
ｏＵＴは− である。従って、補正が行なわれないときは、−に記（
３３）式の結果を見ると、実際の彼方体距離の逆数（１
／ａ）は０．５であるのに、１　／　ａ　−１／　３と
判断されてしまい、測距誤差を生じてしまうことになる
。

そこで、このような場合には、オペアンプ６９の非反転
入力端に加わる基準電圧Ｖ　　′を可変ｃｒ して補正を行なう。今、 Ｖ　　　　　　’　　　−（２／３）　　Ｖ　　　　　
　　　　・・・・・・　く３４）ｒｃｒｒａｔ’ としてみると、このときの仮想の電流■３は、Ｄ／Ａ変
換回路８４の、例えば１／２の重みを持つビットが“Ｈ
”のときこの重みの糸路に関し、前となる。即ち、１／
２の市みを白゛するビットの糸路には■／３しか流れな
い。

従って、前記（２２）、　　（２７）、　（２８）式と
上記（３５）式から、上記（３３）式に示される実際の
Ｐ　Ｓ　Ｄ　演算出力電圧Ｖ。０１．に一致した仮想の
演算出力電圧Ｖ　　′が得られる。このとき１　／　ａ
　−１／　２とｏｕ’ｒ なり測距ｌ；差はなくなる。

次に、設計値に−に、。１．とじた場合について考える
と、バイナリ−データの結像位置としての工み付けてな
く、実際は、被写体距離の逆数としての重み付けは、Ｍ
ＳＢ側では、前記（８）式より、となり、他の３ビツト
の玉み付けもそれぞれ、であるとすると、 の補正をすれば、■３相当の電流は、前記（２５）式の
電流しか流れない。

ところで、実際のＰＳＤ演算出力電圧Ｖ。ＵＴは、（ｌ
Ｏ）式より実際の結像位置は、 ｘ　　／　Ｌ−ｋ　　　（１／　ａ　＋　）Ａ　　　　
　ｒｅａ　ｌ となり、仮想の演算出力電圧Ｖ　　′は補１区以前ＵＴ で、（１０）式より、同じ結像位置でｋ”　ｋｒａｔ’
で矛となるが、この場合（３９）式のＶ。Ｕ、、　−（
４０）式のＶ　　′となっても”ｒｅａ１〜１（、。ｒ
であるのでＵＴ １／ａ　　←１／ａ２となり、測距エラーを生じてしま
う。

そこで、仮想の演算出力電圧Ｖ　　′は前記ＵＴ であるので、（４０）、　　（旧）式より、Ｉ　ａ　／
　Ｉ−ｋ　、ｃｒ　（１／　ａ　２　）　・・・・・・
・−（４２）であり、また、（２４）、　　（２Ｂ）式
より、１３／Ｉ−Ｒ／Ｒ３・・・・・・・・・（４３）
である。

そして、補正することにより電流■３がＩ３′になるの
で、ｈ１７正後の仮想演算出力電圧Ｖ。０．１、′とな
る。この（４４）式中の１３　’　／Ｉは、上記（３８
）であり、この（４５）式に（４２）、　　（４３）式
を代入して、’３’　　　１（ｒｅａｌ　　　　Ｒｋｒ
ｅａｌ　　　　１３となるので、この（４６）式を」−
２（４４）式に代入すれとなる。従って、この（４７）
式の仮想演算出力電圧Ｖ　　′が上記（３９）式の実際
のＰＳＤ演算出力電ＵＴ 圧Ｖ　　に一致したとき１　／　ａ　　＝　１　／　ａ
　２とな０１ＪＴ　　　　　　　　　　　　　　　　　
ｌす、測距エラーはなくなる。

このように、−に記実施例では、実際のＰＳＤＩＯの有
効長の半分りの結像位置ｘ　Ａ／Ｌの全範囲に亘って補
正でき、しかも従来技術に較べて正確な補圧を行なうこ
とができる。

また、基準電圧Ｖ　　′を可変して補正する代ｒｃｌ” りにＪ！準電圧Ｖ、。ｒを可変して補正するようにして
もよいことは勿論である。

次に第５図に示す制御部について説明するとその動作は
第６図に示すタイムチャートで表わされる。アップカウ
ンタ１２３はカウント開始信号がイネーブル（ＥＮＡＢ
ＬＥ）端子に人力すると、クロックＣＫＩをカウントし
、カウント出力を出力端Ｑ１〜Ｑ３に発生する。このカ
ウント出カは上記Ｄ／Ａ安換回路８４の入力端８４ａ〜
８４ｄに人力されるとともに、Ｄ−ＦＦ　１１２の入力
端ＤローＤ３に人力される。なお、アップカウンタ１２
３はリセット端Ｒにインバータ１２４を通じてリセット
信号「が印加されるときリセットされる。アップカウン
タ１２３のカウント出力がＤ／Ａ変換回路８４の入力端
８４ａ〜８４ｄに人力されることにより後述するように
、肢写体犀離の逆数１　／　ａの玉み付けを持った各ビ
ットの電流をオン、オフして電流１３を制御する。

実際のＰＳＤ演算出力電圧■。０□と仮想の演算出力電
圧Ｖ　　′とが比較器１ｏ８で比較されるＵＴ と、Ｖ　　′〉ｖｏＵＴのときに比較２’ｊ１０ｇの出
ＵＴ 力すが“Ｌルーベルから“Ｈ”　レベルになるが、この
出力すが１Ｌ”　レベルである間は、アンドゲート１１
３の出力Ｃも“Ｌ”レベルであるので、ナントゲート１
１７，１１８からなるＲ５型フリップフロップ（以下、
Ｒ５−ＦＦと略記する）はリセット信号πにてリセット
されたあとナントゲート１１７の出力は“Ｌ″レベルな
っており、ナントゲート１１６の出力は“Ｈ”　レベル
である。

このため、リセット信号πにてリセットされた後の、ナ
ンドゲ−１−１１９，１２（ｌからなるＲ８−ＦＦの出
力ｄは“Ｈ”レベルになっていて、アンドゲート１１４
はカウント開始後、アンドゲート１１５から出力される
クロックＣＫ　２を出力ａとして、アンドゲート１１３
に送る。そして、アンドゲート１１３は上記比較’Ａ′
、ｉ１０８の出力すが“Ｌ”レベルであるとき、アント
ゲ−１−１１４の出力ａを通さないが、ｖ　　　＞ｖ　
　　’　となり、０１ＪＴ　　　ＯＵ’ｌ’ 比較器１０８の出力すが“Ｈ“レベルになると、アンド
ゲート１１３はアンドゲート１１４の出力ａを通すので
、出力ａの“Ｈ”レベルで出力Ｃが“Ｈ″レベルなる。

すると、インバータ１２１の出力か“Ｌ”レベルになる
ので、ナンドケート１１７の出力が“Ｈ”レベルになり
、このあと、アンドゲート１１３の出力Ｃが“Ｌルーベ
ルになったときナントゲート１１６の出力がＬ”レベル
になるので、ナントゲート１２ｏの出力ｄは“Ｌ”レベ
ルとなり、アンドゲート１１４の出力ａは“Ｌ”レベル
になる。即ち、比較ａＨ１０８の出力すが″Ｈ″レベル
になると、アントゲ−１・１１３がクロックＣＫ２の１
個のＨパルスを送出したあとは、クロックＣＫ２がアン
トゲート　１１３に送出されなくなり、アントゲ−１−
　１　１　３の出力Ｃも“Ｌ−レベルとなる。

また、上記比較器１０８の出力すはＤ−ＦＦ１１２のク
ロック入力端に人力されるようになっているので、Ｄ−
ＦＦ　１　１　２はリセット端止にリセット信号πか人
力されてリセットされたのち、」二言己出力すか“Ｌ”
レベルから“Ｈ”レベル（こなったとき、その入力端Ｄ
ｏ−Ｄ３に人力されているアップカウンタ１２３の出力
端Ｑｏ−Ｑ３の４ビツトカウント出力をラッチし、Ｄ−
ＦＦ１１２の出力端Ｑ。−Ｑ３にｄＩＩＩ　＆Ｉ！ｆｉ
７　Ｎとして出力する。

なお、この測距情報を取り込む時期としては、アップカ
ウンター２３か１０進敗の１５に相当するカウント出力
を送出してＯに戻った直後の時点を選ぶようにすればよ
い。

次に、上記実施例の変形例を説明する。例えば、第７図
に示すように、ＰＳＤＩＯの中心位置と結像レンズ１４
の中心位置とがずれているときにはこれを補正する必要
かあるが、このような場合には第８図に示すように、Ｄ
／Ａ変換回路８４Ｂにおいて、各ビットの重み付けを行
なうための抵抗とトランジスタとの直列回路と並列に、
抵抗値ＲＣの補正用ｆｉＩｅ低抗１２９を接続する。

ところで、ＰＳＤＩＯの中心位置と結像レンズ１４の中
心位置間のすれ晴をＸ　とすると、この第９図に実線で
示す曲線１２６は上記（４Ｂ）式において、ずれｘ／Ｌ
”０としたときの結像位ｉｉ’ｔ：ｘ／Ｌに対する演算
出力（Ｖ　　　’　／ＶＴ）をＡ　　　　　　　　　　
　　　　　　　　　　　ＯＵＴ示し、一点鎖線で示す曲
線１２７はすれｘ／Ｌ＝０．１とした場合である。従来
技術による補正、即ち、前記第１５図に示したＡ／Ｄ変
換回路４３の定￥、、流Ｉ　を可変させることにより行
なっていた補正では、破線で示す曲線１２８のようにな
り、同曲線１２８をずらしても一点鎖線で示す曲線１２
７に重ね合わせることは不可能であることか明らかであ
る。これは、ＰＳＤＩＯの中心位置がずれることによっ
てグラフの曲線１２７か横方向にｘ　　／Ｌ−０，１に
相当する分たけずれたのに対Ｃ。

して、従来による補正では、もとのグラフを縦ノｊ向に
何倍かして補正しようとすることにほかならないので、
原理的に１］モ確な浦ＩＥは無理である。

ここで、補正用可変抵抗１２９に流れる電流をＩｄとし
、 Ｉ　　譚１’＋Ｉ　　　　　・・・・・・・・・（４９
）３３　　　　　　　ｄ そこで、上記（４８）式と（５０）式とを比較して、と
すれば、ｖ　　　’−ｖ　　　’　となり、完全に補Ｏ
ＵＴ’　　　　　　０ＵＴ １にできることが解る。

次に本発明の他の実施例を説明する。この実施例では、
第１０図に示すように、結像（１゛ｌ置の基亭点をＰＳ
ＤＩＯの一端に一致させたものにおいて適用されるもの
である。第１０図において、ＰＳＤＩＯの一端から赤外
光の結像中心までの距離をＸ　とすると、ＰＳＤｌｏの
２系統の光電流１１゜Ｉ （但し、Ｉ　　＋１　−１　　） であるので、（５２）、　　（５３）式より、である。

ここで、上、２（５５）式は、であることは明らかであ
る。

実際のＰＳＤ演算出力電圧ＶｏＵＴは、ＰＳＤＩＯの光
入射強度に依存しないように演算すると、であるので、 Ｉ／　Ｉ−Ｘ　Ｂ　／　２　Ｌ　　　・・・・・・・・
・（５８）の関係か成立するように回路構成する。する
と、仮想の演算出力′電圧■　　′は−１−記（５７）
、　（５８）弐〇〇Ｔ より、 ｖ’−ｖＴΩ。（１３／Ｉ）・・べ５９）ｔｌＴ となる。

上記（５９）式に示す仮想の演算出力電圧Ｖ。ＵＴ′を
ｉするために、第１１図に示すようにＡ／Ｄ変換回路の
電気回路が構成されている。Ｄ／Ａ変換回路８４Ａの合
成抵抗に流れる電流Ｉ３は、ＮＰＮＰＮＰトランジスタ
１３ｇレクタにそのまま流れ、基準電流発生回路９１Ａ
の抵抗８９に流れる電流■もそのままＮＰＮ型トランジ
スタ１３５のコレクタに流れる。そして、電流分配回路
９６Ａは、トランジスタ１３４のコレクタかダイオード
１３３とＰＮＰｆｆｉＮＰＮ型トランジスタ１３５レン
トミラー回路に接続され、トランジスタ１３５のコレク
タがダイオード１３２とＰＮＰＣ）ランジスタ１３０か
らなるカレントミラー回路に接続された構成とされてい
るので、トランジスタ１３１のコレクタには電流Ｉ３が
流れ、トランジスタ＋３０のコレクタには電流Ｉが流れ
る。そして、このトランジスタ１３０のコレクタに流れ
る電ｉＵ　Ｉは対数ノ土縮回路１０１Ａのダイオード９
８に流れ、トランジスタ１３１のコレクタに流れる電流
Ｉ３は対数圧縮回路１０１Ｂのダイオード１００に流れ
るようになっているとともに、対数圧縮回路１０１Ａの
出力は差出ノｊ検出回路１０７の抵抗１０３を通じてオ
ペアンプ１０２の反転入力端に入力され、対数圧縮回路
１０１Ｂの出力は抵抗１０５を通じてオペアンプ１０２
のＪト反転入力端に入力されているので、この差出力検
出回路１０７からは、上記（５９）式で示される仮想演
算出力電圧Ｖ　　′が得られる。この電圧Ｖ　　′は、
ＰＳＯＵＴ　　　　　　　　　　　　　　０ＬＩＴＤ演
算出力電圧Ｖ。ＵＴとの比較のために比較器１０ｇに入
力される。なお、第１１図において、Ｄ／Ａｅ換回路８
４Ａは２ビツト構成のものとなっているが、適宜のビッ
ト数の構成にすることができる。比較器１０８の出力端
１０８ａとＤ／Ａ変換回路８４Ａの入力端８４ａ、８４
ｂ間には、前記第５図に示した構成とほぼ同様の制御部
の回路が接続されることになり、Ｄ／Ａ変換回路８４Ａ
の入力端８４ｇ、８４ｂに結像位置ｘ　Ｂ／　２　Ｌの
重み１／２．１／４が表われる。。

第１２図は本発明の史に他の実施例を示すＡ／Ｄ変換回
路の電気回路図である。この実施例も、上記第１０図に
示すように、結像位置の基準点をＰＳＤＩＯの一端に一
致させるようにした場合の測距装置に適用される。この
実施例で、上記第１１図に示した実施例の回路と異なる
ところは、電流分配回路９６Ｂである。即ち、トランジ
スタ１３４のコレクタはカレントミラー回路を形成して
いる２つのＰＮＰ！ｌランジスタ１３６，１３７のコレ
クタに接続され、トランジスタ１３５のコレクタは上５
己２つのトランジスタ１３６．１３７のベースとカレン
トミラー回路を形成している３つのＰＮＰ型トランジス
タ１３ｇ、１３９，１４０のベースおよびトランジスタ
１３８のコレクタに接続されている。トランジスタ１３
６，１３７のコレクタは対数圧縮回路１０１Ａのオペア
ンプ９７の反転入力端に接続され、トランジスタ１３９
゜１４０のコレクタは対数圧縮回路１０１Ｂのすペアン
ブ９９の反転入力端に接続されている。

一方、上記（５４）式より、 である。ここで、上記（６０）式は、 である。

実際のＰＳＤ演算出力電圧Ｖ。Ｕ、１．は、Ｐ　Ｓ　Ｄ
　１０の光入射強度に依存しないように演算すると、で
あるので、 １　　／Ｉ＝ｘ　　／Ｌ　　　　・・・・・・・・・（
６３）の関係が成立するようにすると、仮想の演算出力
電圧Ｖ　　′は、上記（６２）、　　（Ｇ３）式よりＵ
Ｔ となる。　　　　　　　　　　　　　　　°°°“−−
−−−（６４）そこで、−１−２第１２図に示すＡ／Ｄ
変換回路を見ると、基準電流発生回路９１Ａに電流■が
流れルトキ、トランジスター３８のコレクタにも電流Ｉ
か流れるので、トランジスタ１３６，１３７゜１３９．
１４０のコレクタにもそれぞれ電流Ｉが流れる。即ち、
トランジスタ１３６，１３７により２Ｉの電流が対数圧
縮ダイオード９８に流れ、トランジスタ１３９，１４０
により２Ｉの電流が対数圧縮ダイオード１００に流れる
。

また、Ｄ／Ａの変換回路８４Ａに゛電流Ｉ３が流れると
トランジスタ１３６，１３７のコレクタに電流■　が流
れる。この電流■３は対数圧縮ダイオード９８に対して
は上記２■の電流と逆向きに流れるので、結果として対
数圧縮ダイオード９８には電流（２１−１３）が流れる
。

従って、上記電流（２１−１３）と電流２Ｉとかそれぞ
れ対数圧縮回路１０１Ａ、ｌ０ＩＢで対数圧縮され、次
段の差出力検出回路１０７で引算されると、この差出力
検出回路１０７から比較器１０８へ上記（６４）式で示
す仮想の演算出力電圧Ｖ　　′か送出される。

ＵＴ ＰＳＤＩＯの位置すれによるＡ／Ｄ変換出力の誤差の補
正を行なうには、オペアンプ６９の非反転入力端の基準
′電圧■　　′、或いは、ｈｌｉ市用１ｊＪｅｒ 変抵抗１２９の抵抗値Ｒ（第８図参照）を可変させて行
なうことは前述した通りである。

第１３図は上記第１２図に破線で囲んで示す回路部１４
１に相当する電気回路の回路図である。

この第１３図に示す電気回路は、定電流源１５１゜ＰＮ
Ｐ型トラン’、；ス９１５２〜１５６．　ＮＰＮ’！！
トランジスタ１５７〜１６６、ダイオード１６７〜１６
９および抵抗１７０〜１７２からなり、カレントミラー
回路によってＤ／Ａ変換回路１７３および基準電流発生
回路１７４か形成されている。

定電流源１５１に定電流１／４が流れることにより、Ｄ
／Ａ閲換回路１７３のトランジスタ１５４゜１５５にそ
れぞれ電流１／４が流れ、基準電流発生回路１７４のト
ランジスタ１５６に電流１／４が流れる。Ｄ／Ａ変換回
路１７３の各ビットの入力端１７３ａ、１７３ｂはアク
ティブローであり、例えば、入力端１７３ａが“Ｌ”レ
ベルのときトランジスタ１５８，１５９がオンになり、
Ｄ／Ａ変換回路１７３の出力端１７５に電流Ｉ３として
Ｉ／２が流れ、さらに入力端１７３ｂも“Ｌ”レベルに
なるとトランジスタ１６１もオンになり、電流■８とし
て（Ｉ／２）＋　（１／４）−（３／４）Ｉが流れるこ
とになる。また、基準電流発生回路１７４の入力端１７
４ａは常に“Ｌ“レベルであるので、トランジスタ１６
３〜１６６がオンしてそれぞれのコレクタに１／４の電
流が流れるので、基準電流発生回路１７４の出力端１７
６には電流■が流れることになる。

なお、上述した各実施例においては、ＰＳＤの位置ずれ
による誤差発生を補正するためのＰＳＤ位置ずれ調整手
段は、いずれもＤ／Ａ変換回路８４゜８４Ａ、８４Ｂに
設け、同回路内で調整を行なうようにしているが、二の
ＰＳＤ位置ずれ調整手段はＤ／Ａ変換回路とは別に設け
、その前段、或いは後段で電流Ｉ３に浦ｉｔＥを加える
ようにしてもよい。

〔発明の効果］ 以」二述べたように、本発明によればＰＳＤの位置ずれ
があっても、即ち、例えば、基線長のバラツキ、レンズ
主点とＰＳＤ間の距離のバラツキ。

ＰＳＤの有効長のバラツキ或いはレンズ中心とＰＳＤ中
心との゛ずれ等があっても、このＰＳＤ位置ずれによる
Ａ／Ｄ変換出力の誤差の補正を行なうことができ、かつ
正確な補正を行なうことができる。また、Ａ／Ｄ変換さ
れた測距情報出力はバイナリ出力とするとき、そのビッ
ト数が増えれば増えるほど従来技術に比較してＩＣ化に
よって回路規模が小さくなるとともにＡ／Ｄ変換の＋Ｉ
Ｊ、　ｉｌ？Ｆａか増大する等の優れた効果を発揮する
。

【図面の簡単な説明】

第１図は、本発明のＡ／Ｄ変換回路の】、ζ本（を成を
示すブロック図、 第２図は、本発明が適用される測距装置の光学系の一配
置例を示す・１４而図、 第３図は、結像位置に対するＰＳＤの出力特性を示す線
図、 第４図は、本発明の一実施例を示すＡ／Ｄ変換回路の要
部の電気回路図、 第５図は、上記第４図に示す要部電気回路に接続される
制御部の電気回路図、 第６図は、上記第５図に示す制御部の動作を説明する各
部の信号のタイムチャート、 第７図は、ＰＳＤ中心とレンズ中心とのずれを説明する
ための光学系の平面図、 第８図は、上記第７図に示すずれによるご；差の補正を
行なうための、上記第４図中のＤ／Ａ変換回路の他の変
形例を示す電気回路図、 第９図は、上記第７図に示すずれが生じているときの結
像位置に対するＰＳＤ演算出力特性を示す線図、 第１０図は、本発明が適用される測距装置の光学系の他
の配置例を示す東面図、 第１１図は、本発明の他の実施例を示すＡ／Ｄ変換回路
の要部の電気回路図、 第１２図は、本発明の更に他の実施例を示すＡ／Ｄ変換
回路の要部の電気回路図、 第１３図は、上記第１２図中の一部の回路部の他の変形
例を示す電気回路図、 第１４図は、従来のＡ／Ｄ変換回路をａした測距装置の
電気回路図、 第１５図は、被写体距離の逆数に対する結像位置を示す
線図、 第１６図は、被写体距離の逆数に対するＰＳＤ演や出力
特性を示す線図である。 １．６０・・・・・・Ｐｓｉ］寅帥出力回路２・・・・
・・・・・・・・・・・割算回路３．１０８・・・比較
器 ４・・・・・・・・・・・・・・・ラッチ回路５・・・
・・・・・・・・・・・・ディジクルカウンタ６．８４
．８４Ｂ、８４Ａ、１７３・・・Ｄ／Ａ変換回路 ７・・・・・・・・・・・・・・・ＰＳＤ位置ずれ調整
回路８・・・・・・・・・・・・・・・電流分配部１０
・・・・・・・・・・・・ＰＳＤ（’＋４導体位置検出
器）９６．９６Ａ、９６Ｂ・・・電流分配回路第８　口 垢ア閃 も１５　　口 ・−一中一一一一十−→　　　　　　　　Ｃｍ’）０　
０２’　　ｏ５　”７５　’　　　”５　　ｋ□０．８
ａｔ＝　　？Ｌ写４本”Ｎ’ｉＬｙ＞ｅ＃＜７；）手　
　続　　捕　　ＩＥ　　　書　（自発）昭和６１年　２
Ｊ１３１ｊ 特許庁長官　　宇　賀　道　部　殿 １、事件の表示　　　　　昭和６０イ［特＋ｉ’ｌ願第
２９４７８６号２、発明の名称　　　　　半専体位置検
出器を有する測距装置のＡ／Ｄ変換回路 ３、　ＭｉｉＥをする者 名　称　　　　　（０３７）　　オリンパス光学工業株
式会ト１゜５、補正の対象

Claims (1)

1. 【特許請求の範囲】 赤外光を投射手段により発せられて、被写体で反射して
   戻ってきた赤外光を半導体装置検出器にて受光するとき
   、この半導体位置検出器の両端から出力される２つの電
   流の比を演算する演算回路と、 クロックパルスを計数するディジタルカウンタと、 このディジタルカウンタの出力をアナログ信号に変換す
   るＤ／Ａ変換回路と、 このＤ／Ａ変換回路でアナログ信号に変換する際に、上
   記アナログ信号を上記半導体位置検出器の位置ずれに応
   じたアナログ信号に調整して出力する位置ずれ調整回路
   と、 上記Ｄ／Ａ変換回路の出力を受け、上記半導体位置検出
   器の両端から出力される２つの電流に疑似した２つの電
   流を出力する電流分配部と、この電流分配部からの２つ
   の電流の比を算出する割算回路と、 この割算回路の出力と上記演算回路の出力とを比較し、
   両者が一致したときに出力を発生する比較器と、 この比較器の出力により上記ディジタルカウンタの計数
   値をラッチし、同ラッチされた計数値を測距情報として
   出力するラッチ回路と、 を具備したことを特徴とする半導体位置検出器を有する
   測距装置のＡ／Ｄ変換回路。