JPS62143453A - モノリシツク・ダ−リントン接続トランジスタの製造方法 - Google Patents
モノリシツク・ダ−リントン接続トランジスタの製造方法Info
- Publication number
- JPS62143453A JPS62143453A JP60284912A JP28491285A JPS62143453A JP S62143453 A JPS62143453 A JP S62143453A JP 60284912 A JP60284912 A JP 60284912A JP 28491285 A JP28491285 A JP 28491285A JP S62143453 A JPS62143453 A JP S62143453A
- Authority
- JP
- Japan
- Prior art keywords
- region
- type
- transistor
- regions
- base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/082—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including bipolar components only
- H01L27/0823—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including bipolar components only including vertical bipolar transistors only
- H01L27/0825—Combination of vertical direct transistors of the same conductivity type having different characteristics,(e.g. Darlington transistors)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、高速度スイッチングの用途に適したモノリシ
ック・ダーリントン接続トランジスタの製造方法に関す
る。
ック・ダーリントン接続トランジスタの製造方法に関す
る。
従来の技術
ｐｎｐ形のモノリシック・ダーリントン接続トランジス
タは、一般に、第２図の等節回路で示すように、前段の
トランジスタＴＲ１のコレクタと後段のトランジスタＴ
Ｒ２のコレクタおよび前段のトランジスタＴＲ１のエミ
ッタと後段のトランジスタＴＲ２のベースがそれぞれ共
通接続され、また、前段のトランジスタＴＲ１のベース
と後段のトランジスタＴＲ２のベースとの間に抵抗Ｒ１
が接続され、後段のトランジスタＴＲ２のベースとエミ
ッタとの間に抵抗Ｒ２が接続され、さらに、前段のトラ
ンジスタＴＲ１のベースと後段のトランジスタＴＲ２の
ベースとの間にスピードアップ用のダイオードＤ１が接
続された構成となっている。
タは、一般に、第２図の等節回路で示すように、前段の
トランジスタＴＲ１のコレクタと後段のトランジスタＴ
Ｒ２のコレクタおよび前段のトランジスタＴＲ１のエミ
ッタと後段のトランジスタＴＲ２のベースがそれぞれ共
通接続され、また、前段のトランジスタＴＲ１のベース
と後段のトランジスタＴＲ２のベースとの間に抵抗Ｒ１
が接続され、後段のトランジスタＴＲ２のベースとエミ
ッタとの間に抵抗Ｒ２が接続され、さらに、前段のトラ
ンジスタＴＲ１のベースと後段のトランジスタＴＲ２の
ベースとの間にスピードアップ用のダイオードＤ１が接
続された構成となっている。
なお、ダイオードＤ２はトランジスタＴＲ２のコレクタ
・エミッタ間に接続され、モノリシック・ダーリントン
接続トランジスタによる負荷の、駆動時に負荷側から大
きな電圧がコレクタ・エミッタ間に印加されたとき、こ
の電圧による破壊からモノリシック・ダーリントン接続
トランジスタを保護するための保護用ダイオードである
。
・エミッタ間に接続され、モノリシック・ダーリントン
接続トランジスタによる負荷の、駆動時に負荷側から大
きな電圧がコレクタ・エミッタ間に印加されたとき、こ
の電圧による破壊からモノリシック・ダーリントン接続
トランジスタを保護するための保護用ダイオードである
。
ところで、スピードアップ用のダイオードＤ１はモノリ
シック・ダーリントン接続トランジスタの高速度化を図
る上で欠くことのできない素子であり、モノリシック・
ダーリントン接続トランジスタがオン状態からオフ状態
へと切りかわるスイッチング動作時に、トランジスタＴ
Ｒ２のベースに蓄積されたキャリアをすみやかに放電さ
せる目的で付加されたものである。すなわち、ダイオー
ドＤ１がない場合には、ベース・エミッタ間が逆バイア
スされると、トランジスタＴＲ１のベース・エミッタ間
には電流が流れなくなり、トランジスタＴＲ２のベース
に蓄積されたキャリアは抵抗Ｒ１のみを通じて徐々に放
電さｎる。
シック・ダーリントン接続トランジスタの高速度化を図
る上で欠くことのできない素子であり、モノリシック・
ダーリントン接続トランジスタがオン状態からオフ状態
へと切りかわるスイッチング動作時に、トランジスタＴ
Ｒ２のベースに蓄積されたキャリアをすみやかに放電さ
せる目的で付加されたものである。すなわち、ダイオー
ドＤ１がない場合には、ベース・エミッタ間が逆バイア
スされると、トランジスタＴＲ１のベース・エミッタ間
には電流が流れなくなり、トランジスタＴＲ２のベース
に蓄積されたキャリアは抵抗Ｒ１のみを通じて徐々に放
電さｎる。
しだがって、抵抗Ｒ１の抵抗値が大であるときには、ト
ランジスタＴＲ２のベースに蓄積されたキャリアの放電
に長い時間がかかり、スイッチング速度が遅くなる。
ランジスタＴＲ２のベースに蓄積されたキャリアの放電
に長い時間がかかり、スイッチング速度が遅くなる。
しかしながら、ダイオードＤ１を付加するならばトラン
ジスタＴＲ２のベースに蓄積されたキャリアはすみやか
に外部へ放電されるところとなる。
ジスタＴＲ２のベースに蓄積されたキャリアはすみやか
に外部へ放電されるところとなる。
発明が解決しようとする間頂点
ｐｎｐ形のモノリシック・ダーリントン接続トランジス
タに対して前記のダイオードＤ１を付加するにあたり、
ダイオードＤ１を前段トランジスタＴＲ１のエミッタ領
域の中に形成しようとした場合、図示する回路接続関係
でダイオードＤ１を作り込むには、エミッタ領域の中に
これとは逆導電形でアノード領域となるｐ形の拡散領域
を形成し、さらに、この拡散領域の中にカソード領域と
なるｎ形の拡散領域を形成する必要がある。したがって
、２つの拡散領域を形成するために、ｐｎｐ形のモノリ
シック・ダーリントン接続トランジスタを製造する基本
工程とは別にリソグラフィイエ程、不純物蒸着工程およ
び不純物拡散工程とからなる処理を２回にわたり施す必
要があり、作業性が著るしく低下する。
タに対して前記のダイオードＤ１を付加するにあたり、
ダイオードＤ１を前段トランジスタＴＲ１のエミッタ領
域の中に形成しようとした場合、図示する回路接続関係
でダイオードＤ１を作り込むには、エミッタ領域の中に
これとは逆導電形でアノード領域となるｐ形の拡散領域
を形成し、さらに、この拡散領域の中にカソード領域と
なるｎ形の拡散領域を形成する必要がある。したがって
、２つの拡散領域を形成するために、ｐｎｐ形のモノリ
シック・ダーリントン接続トランジスタを製造する基本
工程とは別にリソグラフィイエ程、不純物蒸着工程およ
び不純物拡散工程とからなる処理を２回にわたり施す必
要があり、作業性が著るしく低下する。
一方、後段トランジスタＴＲ２のｎ形ベース領域の中に
ダイオードＤ１を形成するならば、トランジスタＴＲ２
のｎ形ベース領域そのものがダイオードＤ１のカソード
領域となるため、アノード領域となるｐ形の拡散領域の
みを形成すればよく、リソグラフィイエ程、不純物蒸着
工程および不純物拡散工程とからなる処理の付加が１回
となる。
ダイオードＤ１を形成するならば、トランジスタＴＲ２
のｎ形ベース領域そのものがダイオードＤ１のカソード
領域となるため、アノード領域となるｐ形の拡散領域の
みを形成すればよく、リソグラフィイエ程、不純物蒸着
工程および不純物拡散工程とからなる処理の付加が１回
となる。
このため、前者のように作業性が著しく低下する問題は
回避できる。
回避できる。
しかしながら、この構造では、ダイオードＤ１のアノー
ド領域、トランジスタＴＲ２のベース領域およびコレク
タ領域とで寄生トランジスタが形成されるところとなり
、モノリシック・ダーリントン接続トランジスタのオフ
時に印加されるエミッタ・ベース間逆バイアス電圧でト
ランジスタ動作して増幅作用が生じ、安定なスイッチン
グ動作が損なわれるおそれがある。
ド領域、トランジスタＴＲ２のベース領域およびコレク
タ領域とで寄生トランジスタが形成されるところとなり
、モノリシック・ダーリントン接続トランジスタのオフ
時に印加されるエミッタ・ベース間逆バイアス電圧でト
ランジスタ動作して増幅作用が生じ、安定なスイッチン
グ動作が損なわれるおそれがある。
問題点を解決するだめの手段
本発明は、ｐ形アノ−、ド領域の形成前にあらかじめ高
濃度のｎ形拡散領域を形成しておき、この部分にｐ形ア
ノード領域を作り込むならば、ダイオードＤ１のアノー
ド領域からのキャリアの注入を阻止することができ、身
イオードＤ１のアノード領域、トランジスタＴＲ２のベ
ース領域およびコレクタ領域とで形成される寄生トラン
ジスタによる影響を排除できることの確認とＮ ｐｎｐ
トランジスタでは、ベースの表面不純物濃度がベース電
極として一般に用いられるアルミニウムとの間で良好な
オーミック接触性を得るために必要とされる高い値では
ないために、ベースコンタクト拡散の処理を施してベー
ス領域の特定域にｎ形で高濃度の拡散領域を形成する構
造が採用されているが、この拡散処理の効果的な利用に
より、以上説明した問題点の排除を可能としたものであ
る。
濃度のｎ形拡散領域を形成しておき、この部分にｐ形ア
ノード領域を作り込むならば、ダイオードＤ１のアノー
ド領域からのキャリアの注入を阻止することができ、身
イオードＤ１のアノード領域、トランジスタＴＲ２のベ
ース領域およびコレクタ領域とで形成される寄生トラン
ジスタによる影響を排除できることの確認とＮ ｐｎｐ
トランジスタでは、ベースの表面不純物濃度がベース電
極として一般に用いられるアルミニウムとの間で良好な
オーミック接触性を得るために必要とされる高い値では
ないために、ベースコンタクト拡散の処理を施してベー
ス領域の特定域にｎ形で高濃度の拡散領域を形成する構
造が採用されているが、この拡散処理の効果的な利用に
より、以上説明した問題点の排除を可能としたものであ
る。
すなわち、本発明のモノリシック・ダーリントン接続ト
ランジスタの製造方法の特徴は、共通コレクタ領域とな
るｐ形シリコン基板内に作り込まれた後段トランジスタ
のベース領域となるｎ形領域の中に、ベースコンタクト
拡散処理を利用して高濃度のｎ形領域を形成したのち、
同ｎ形領域内にｐ形領域を形成し、前記後段トランジス
タのベース領域および１１７７記高濃度のｎ形領域をカ
ンード、前記ｐ形領域をアノードとするダイオードを形
成するところにある。
ランジスタの製造方法の特徴は、共通コレクタ領域とな
るｐ形シリコン基板内に作り込まれた後段トランジスタ
のベース領域となるｎ形領域の中に、ベースコンタクト
拡散処理を利用して高濃度のｎ形領域を形成したのち、
同ｎ形領域内にｐ形領域を形成し、前記後段トランジス
タのベース領域および１１７７記高濃度のｎ形領域をカ
ンード、前記ｐ形領域をアノードとするダイオードを形
成するところにある。
作用
本発明のモノリンツク・ダーリントン接続トランジスタ
の製造方法によれば、寄生トランジスタによる増幅動作
を発生させることのないスピードアンプ用ダイオードを
、ダーリントントランジスタの基本製造工程に大幅な変
更をもたらすことなく作り込むことができる。
の製造方法によれば、寄生トランジスタによる増幅動作
を発生させることのないスピードアンプ用ダイオードを
、ダーリントントランジスタの基本製造工程に大幅な変
更をもたらすことなく作り込むことができる。
実施例
以下に第１図を参照して本発明のモノリシック・ダーリ
ントン接続トランジスタの製造方法について説明する。
ントン接続トランジスタの製造方法について説明する。
第１図は、本発明のモノリシック・ダーリントン接続ト
ランジスタの製造方法により形成したｐｎｐ形のモノリ
シック・ダーリントン接続トランジスタの断面構造を示
す図である。
ランジスタの製造方法により形成したｐｎｐ形のモノリ
シック・ダーリントン接続トランジスタの断面構造を示
す図である。
図示するように、共通コレクタ領域となるｐ形シリコン
基板１の中に前段トランジスタＴＲ１および後段トラン
ジスタＴＲ２のベース領域となるｎ形領域２と３、抵抗
Ｒ１およびＲ２を形成するだめのｎ形領域４と５ならび
に保護用ダイオードＤ２０カソード領域となるｎ形領域
６が同一の拡散処理工程で形成され、また、ベース領域
となるｎ形領域２と３の中にエミッタ領域となる高濃度
のｐ形領域７と８が形成され、さらに、ベース領域とな
るｎ形領域２と３、保護用ダイオードＤ２のカソード領
域となるｎ形領域６の中にそれぞれベースコンタクト用
およびカソードコンタクト用の高濃度のｎ形領域９．１
０．１１が形成された構造に加えて、後段トランジスタ
ＴＲ２のベース領域となるｎ形領域３の中に、高濃度の
ｎ形領域９．１０，１１を形成する処理工程で同時に高
濃度のカソード領域１２が形成され、さらに、この中に
アノード領域となる高濃度のｐ形領域１３が形成された
構造となっている。
基板１の中に前段トランジスタＴＲ１および後段トラン
ジスタＴＲ２のベース領域となるｎ形領域２と３、抵抗
Ｒ１およびＲ２を形成するだめのｎ形領域４と５ならび
に保護用ダイオードＤ２０カソード領域となるｎ形領域
６が同一の拡散処理工程で形成され、また、ベース領域
となるｎ形領域２と３の中にエミッタ領域となる高濃度
のｐ形領域７と８が形成され、さらに、ベース領域とな
るｎ形領域２と３、保護用ダイオードＤ２のカソード領
域となるｎ形領域６の中にそれぞれベースコンタクト用
およびカソードコンタクト用の高濃度のｎ形領域９．１
０．１１が形成された構造に加えて、後段トランジスタ
ＴＲ２のベース領域となるｎ形領域３の中に、高濃度の
ｎ形領域９．１０，１１を形成する処理工程で同時に高
濃度のカソード領域１２が形成され、さらに、この中に
アノード領域となる高濃度のｐ形領域１３が形成された
構造となっている。
このような構造とされたｐｎｐ形のモノリシック・ダー
リントン接続トランジスタ基板の各領域間を第２図の回
路構成が成立するように相互接続することによって本発
明の製造方法によるｐｎｐ形のモノリシック・ダーリン
トン接続トランジスタが完成する。なお、抵抗領域とな
るｎ形領域４と５には、図面上では相互接続がなされて
はいないが、これらの領域には、それぞれ両端に電極が
付設されており、この電極が第２図の回路構成が成立す
るように他の回路要素に接続されていることは言うまで
もないことである。
リントン接続トランジスタ基板の各領域間を第２図の回
路構成が成立するように相互接続することによって本発
明の製造方法によるｐｎｐ形のモノリシック・ダーリン
トン接続トランジスタが完成する。なお、抵抗領域とな
るｎ形領域４と５には、図面上では相互接続がなされて
はいないが、これらの領域には、それぞれ両端に電極が
付設されており、この電極が第２図の回路構成が成立す
るように他の回路要素に接続されていることは言うまで
もないことである。
発明の効果
以上の説明から明らかなように、本発明のモノリシック
・ダーリントン接続トランジスタの製造方法によれば、
その基本製造工程に大幅な変更をもたらすことなく、ス
ピードアップ用のダイオードを作り込むことができる。
・ダーリントン接続トランジスタの製造方法によれば、
その基本製造工程に大幅な変更をもたらすことなく、ス
ピードアップ用のダイオードを作り込むことができる。
さらに、このダイオードの作り込みで寄生トランジスタ
構造が形成されるものの、アノード領域の周囲に高濃度
のカン−−ド領域が存在する構造であるため、アノード
領域からのキャリアの注入が阻止されるところとなり、
モノリシック・ダーリントン接続トランジスタのスイッ
チング動作に悪影響をおよぼすトランジスタ増幅作用は
生じない。したがって、高性能のモノリシック・ダーリ
ントン接続トランジスタが実現される。
構造が形成されるものの、アノード領域の周囲に高濃度
のカン−−ド領域が存在する構造であるため、アノード
領域からのキャリアの注入が阻止されるところとなり、
モノリシック・ダーリントン接続トランジスタのスイッ
チング動作に悪影響をおよぼすトランジスタ増幅作用は
生じない。したがって、高性能のモノリシック・ダーリ
ントン接続トランジスタが実現される。
第１図は、本発明のモノリシック・ダーリントン接続ト
ランジスタの製造方法で形成されたモノリシック・ダー
リントン接続トランジスタの構造を示す断面図、第２図
は、ｐｎｐモノリシック・ダーリントン接続トランジス
タの等何回路を示す図である。 １・・・・・・共通コレクタ領域となるｐ形シリコン基
板、２，３・・・・・・前段トランジスタＴＲ１および
後段トランジスタＴＲ２のベース領域となるｎ形領域、
４，５・・・・・・抵抗Ｒ１およびＲ２を形成するため
のｎ形領域、６・・・・・・保護用ダイオードＤ２０カ
ソード領域となるｎ形領域、７．８・・・・・・エミッ
タ領域となる高濃度のｐ形領域、９，１ｏ・・・・・・
ベースコンタクト用の高濃度ｎ形領域、１１・・・・・
・カソードコンタクト用の高濃度ｎ形領域、１２・・・
・・・カソード領域となる高濃度のｎ形領域、１３・・
・・・アノード領域となる高濃度のｐ形領域。
ランジスタの製造方法で形成されたモノリシック・ダー
リントン接続トランジスタの構造を示す断面図、第２図
は、ｐｎｐモノリシック・ダーリントン接続トランジス
タの等何回路を示す図である。 １・・・・・・共通コレクタ領域となるｐ形シリコン基
板、２，３・・・・・・前段トランジスタＴＲ１および
後段トランジスタＴＲ２のベース領域となるｎ形領域、
４，５・・・・・・抵抗Ｒ１およびＲ２を形成するため
のｎ形領域、６・・・・・・保護用ダイオードＤ２０カ
ソード領域となるｎ形領域、７．８・・・・・・エミッ
タ領域となる高濃度のｐ形領域、９，１ｏ・・・・・・
ベースコンタクト用の高濃度ｎ形領域、１１・・・・・
・カソードコンタクト用の高濃度ｎ形領域、１２・・・
・・・カソード領域となる高濃度のｎ形領域、１３・・
・・・アノード領域となる高濃度のｐ形領域。
Claims (1)
- 共通コレクタ領域となるｐ形シリコン基板内に作り込ま
れた後段トランジスタのベース領域となるｎ形領域の中
に、ベースコンタクト拡散処理を利用して高濃度のｎ形
領域を形成したのち、同ｎ形領域内にｐ形領域を形成し
、前記後段トランジスタのベース領域および前記高濃度
のｎ形領域をカソード、前記ｐ形領域をアノードとする
ダイオードを形成することを特徴とするモノリシック・
ダーリントン接続トランジスタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60284912A JPS62143453A (ja) | 1985-12-18 | 1985-12-18 | モノリシツク・ダ−リントン接続トランジスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60284912A JPS62143453A (ja) | 1985-12-18 | 1985-12-18 | モノリシツク・ダ−リントン接続トランジスタの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62143453A true JPS62143453A (ja) | 1987-06-26 |
Family
ID=17684659
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60284912A Pending JPS62143453A (ja) | 1985-12-18 | 1985-12-18 | モノリシツク・ダ−リントン接続トランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62143453A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0371557A2 (en) * | 1988-11-30 | 1990-06-06 | STMicroelectronics S.r.l. | PNP Darlington device structurally improved with regard to the integrated speed-up diode, and its manufacturing method |
| JP4875985B2 (ja) * | 2003-10-30 | 2012-02-15 | ネステク ソシエテ アノニム | 目に見える多層の外観を有する飲料を濃縮液から分配する方法と装置 |
-
1985
- 1985-12-18 JP JP60284912A patent/JPS62143453A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0371557A2 (en) * | 1988-11-30 | 1990-06-06 | STMicroelectronics S.r.l. | PNP Darlington device structurally improved with regard to the integrated speed-up diode, and its manufacturing method |
| EP0371557A3 (en) * | 1988-11-30 | 1991-06-12 | STMicroelectronics S.r.l. | Pnp darlington device structurally improved with regard to the integrated speed-up diode, and its manufacturing method |
| JP4875985B2 (ja) * | 2003-10-30 | 2012-02-15 | ネステク ソシエテ アノニム | 目に見える多層の外観を有する飲料を濃縮液から分配する方法と装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4044373A (en) | IGFET with gate protection diode and antiparasitic isolation means | |
| US4066917A (en) | Circuit combining bipolar transistor and JFET's to produce a constant voltage characteristic | |
| US20020079538A1 (en) | Scr-type electrostatic discharge protection circuit | |
| US4380021A (en) | Semiconductor integrated circuit | |
| US3969747A (en) | Complementary bipolar transistors with IIL type common base drivers | |
| CA1064107A (en) | Four-layered semiconductor switch | |
| JPS62143453A (ja) | モノリシツク・ダ−リントン接続トランジスタの製造方法 | |
| JPH04280670A (ja) | スイッチ回路およびゲート電圧クランプ型半導体装置 | |
| GB1566540A (en) | Amplified gate thyristor | |
| WO1981000924A1 (en) | Current source having saturation protection | |
| JPS625346B2 (ja) | ||
| JPS5950109B2 (ja) | 半導体装置 | |
| JPH0364955A (ja) | 半導体集積回路装置 | |
| JPS60119769A (ja) | 半導体装置 | |
| JP2953623B2 (ja) | プレーナ型サイリスタ | |
| JPH0342680Y2 (ja) | ||
| JPS63211674A (ja) | トランジスタ | |
| JPH0412031B2 (ja) | ||
| JPH0611057B2 (ja) | 半導体装置 | |
| JPS6116569A (ja) | 半導体集積回路装置 | |
| JPH0982961A (ja) | 半導体装置 | |
| JPH01152659A (ja) | 半導体集積回路 | |
| JPH0121632B2 (ja) | ||
| JPH0410471A (ja) | 高電子移動度複合トランジスタ | |
| JPS6173363A (ja) | 半導体装置 |