JPS62137851A - 半導体集積回路装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔（既　　要〕 異なる配線層で形成される対の電極と、数対の電極間に
介在するＮ間絶縁膜によって構成される配線層間容量の
対の電極を、それぞれ電気的に連通ずる複数の小領域に
分割して電極と層間絶縁膜間に生ずる応力を減少させ、
層間絶縁膜のクラックを防止する。

〔産業上の利用分野〕

本発明は半導体集積回路装置に係り、特に半導体集積回
路装置において絶縁膜上に配設される配線層間容量の構
造に関する。

半導体集積回路装置（ＩＣ＞において回路を構成する際
の容量には、半導体基板内に形成した接合の容量及び絶
縁膜上に層間絶縁膜を介して形成した配線層間の容量が
用いられる。

接合容量は比較的小面積で大容量が得られるという利点
を持っているが、順方向に電圧が印加されると該接合が
導通して容量を構成しなくなるため、容量に印加される
電位の掻性が制限されるので回路構成が困難になるとい
う欠点がある。

これに対し配線層間容量は、上記接合容量に比べ、等し
い容量を得るために比較的大面積を要するという難点は
あるが、容量に極性を有しないために回路構成が非常に
容易になるという大きな利点を存しており、半導体ＩＧ
においては該配線層間容量が多く用いられる。

しかし配線層間容量には、容量値が増大しその面積が拡
大するに伴って、電極と層間絶縁膜（誘電体層）との間
に生ずる熱膨張率の相違等に起因する応力によって、誘
層間絶縁膜にクランクが生。

じて核容量がショートし、半導体ＩＣの性能を劣化せし
めるという問題があり、上記内部応力を減少せしめた配
線層間容量が要望されている。

〔従来の技術〕

従来の配線層間容量は、第２図に模式的に示す平面図（
ａ）及びＡ−Ａ矢視断面図（ｂｌのように、半導体基板
５１上のフィールド絶縁膜５２上に厚さ１μｍ程度の下
層配線層からなる方形の下部電極５３を形成し、該下部
電極５３上に誘電体層を兼ねる例えば５０００人程度０
眉間絶縁膜５４を形成し、該眉間絶縁膜５４上に厚さ１
μｍ程度の上層配線層からなり、前記下部電極５３に正
対し、且つ下部電極５３と同一面積を有する方形の上部
電極５５が配設された構造であった。（図中、５６及び
５７は導出配線、５８はカバー絶縁膜を示す） 〔発明が解決しようとする問題へ〕 然しなから上記従来構造においては、例えば該配線層間
容量の値をｌＯ〜２０ｐＦ程度の大きな値に形成する場
合、下部電極５３及び上部電極５５が４００×６００μ
ｍ２程度の大きさになるために、該１ｃのカバー絶縁膜
を形成する際の熱処理や、該ＩＣの動作中の発熱等によ
って、上部電極５５と下部電極５３の間に挟まれる層間
絶縁膜（誘電体層）５４に、該絶縁膜５４より一桁程度
大きい熱膨張率を有する例えばアルミニウム等の配線層
よりなる一Ｆ部電極５５及び下部電極５３によって該電
極の延在方向に沿う大きな引張り応力が働き、これによ
って該電極５３．５５間の層間絶縁膜（誘電体層）５４
にクランクを生じて、該配線層間容量がショート障害を
起こし該半導体ＩＣの性能が損なわれるという問題があ
った。

〔問題点を解決するための手段〕

上記問題点は、異なる層の配線材料層よりなる対の電極
と、液封の電極間に介在する層間絶縁膜とよりなり、液
封の電極がそれぞれ電気的に連通ずる複数の領域に分割
されてなる配線層間容量を具備する本発明による半導体
集積回路装置によって解決される。

〔作　用〕

即ち本発明は、半導体ＩＣを構成する異なる配線層を用
い対向して形成された対の電極と、液封の電極間に介在
する眉間絶縁膜とによって構成される配線層間容量にお
ける、対の電極のそれぞれを、電気的に連通ずる複数の
小領域に分割し、温度変化等によって電極と層間絶縁膜
間に電極の延在方向に沿って生ずる応力を上記複数の小
領域に分散して減少せしめ、電極間の層間絶縁膜にクラ
ックが発生するのを抑えて該配線層間容量のショート障
害を防止するものであり、これによって該配線層間容量
が配設される半導体ＩＣの歩留り及び信頼度を向上せし
める。

〔実施例〕

以下本発明を図示実施例により具体的に説明する。

第１図は本発明に係る配線層間容量の一実施例を模式的
に示す平面図ｆａ）、及びＡ−Ａ矢視断面図（ｂ）であ
る。

図において、１はシリコン基板、２はフィールドＳｉＯ
□膜、３ａ〜３ｘは厚さ０．８〜１μｍ程度のアルミニ
ウム下層配線層よりなり例えば１２０μｍ口の方形を有
する単位下部電極、４は単位下部電極と一体の幅４μｍ
程度の下部電極間接続配線、５は単位下部電極と一体の
幅４〜１０μｍ程度の第１の導出配線、６は厚さ例えば
５０００人程度０眉珪酸ガラス（ＰＳＧ）よりなり誘電
体層を兼ねる層間絶縁膜、７ａ〜７Ｘは例えば厚さ０．
８〜１μｍ程度のアルミニウム上層配線層よりなり１０
０μｍ口の方形を有する単位上部電極、８は単位上部電
極と一体の幅４μｍ程度の上部電極間接続配線、９は単
位上部電極と一体の幅４゛〜１０μｍ程度の第２の導出
配線、１０は厚さ例えば１μｍ程度のＰＳＧカバー絶縁
膜を示す。

従来例と同様にｌ０ｐＦ程度の容量を有せしめた本発明
に係る配線層間容量は、例えば同図に示されるように、
下部電極と上部電極が、例えば２４個の１００μｍ口の
単位下部電極３８〜３Ｘ及び単位上部電極７８〜７Ｘに
それぞれ分割されてなっている。

そして上記のように分割された単位下部電極３ａ〜３ｘ
は、下層アルミニウム配線層を用い、例えば５〜１０μ
ｍ程度の間隔（ｄ）をおき、４μｍ程度の幅（Ｗ、）を
有する単位下部電極と一体の下部電極間接続配線４によ
って相互に接続された状態で、フィールド５ｉＯｚ膜２
上にマトリクス状に整列配置される。

また誘電体層として偲能する例えば５０００人程度０厚
さを有するＰＳＧ層間絶縁膜６は、上記単位下部電極３
ａ〜３Ｘの配設領域上に、トランジスタ配設領域等の他
領域と同時に形成され、下部電極同様１００　μｍ口の
大きさに分割された２４個の上部単位電極７８〜７ｘは
、上層アルミニウム配線層を用い、下部卯０位電極同様
に５〜１０μｍの間隔をおき、４７１　ｍ程度の幅（１
４□）を有する単位上部電極と一体の−Ｌ部電極間接続
配線８Ｑこよって相互に接涜された状態で、上部単位電
極３８〜３Ｘにそれぞれ対向してマＩ・リクス状に配設
されてなっている。

そして上記下部単位電極群と、−上部単位電極群とは、
それぞれ下層アルミニウム配線よりなる第１の導出配線
５及び上層アルミニラ１、配線よりなる第２の導出配線
９によって図示しない半導体素子等に接続される。

なお上部即位電極７ａ〜７Ｘ配設面上には、図示し７な
い半導体素子の配設領域と共に厚さ１μｍ程度のＰＳＧ
カバー絶縁膜１０が形成されて、該配線層間容量が湿気
等から保護される。

上記のように本発明に係る配線層間容量においては上部
電極及び下部電極が複数の小面積を有する単位電極に分
割されるので、カバー絶縁膜の形成工程や動作過程の熱
履歴によって電極と層間絶縁膜との間に電極の延在方向
に沿って生ずる応力が、小面積を有する各単位電極に分
散されて大幅に減少する。

従って該配線層間容量の電極間、即ち上部単位電極群と
下部単位電極群との間の層間絶縁膜（誘電体層）のクラ
ック発生は防止される。

なお上記構造において、単位電極の面積を更に小さくす
ればクラック防止の効果が更に増大することは勿論であ
る。

また該配線層間容量における誘電体層即ち層間絶縁膜は
上記実施例に示すＰＳＧ膜に限られるものではなく、Ｓ
ｉＯ□、５ｉＪ４等他の絶縁膜も用いられる。

更に単位電極の材料は、上記アルミニウムに限られるも
のではない。

〔発明の効果〕

以上説明のように本発明によれば、半導体ＩＣに形成さ
れる配線層間容量に熱履歴等によって生ずる誘電体層の
クラックに起因するショート障害は防止されるので、半
導体ＩＣの製造歩留り及び信頼性が向上する。

【図面の簡単な説明】

第１図は本発明に係る配線層間容量の一実施例を模式的
に示す平面図（ａ）、及びＡ−Ａ矢視断面図（ｂ）、 第２図は従来の構造の平面図（ａｌ及びＡ−Ａ矢視断面
図（ｂｌである。 図において、 １はシリコン基板、 ２はフィールド５ｉＯｚ膜、 ３ａ〜３ｘは単位下部電極、 ４は下部電極間接続配線、 ５は第１の導出配線、 ６はＰＳＧ層間絶縁膜、 ７８〜７Ｘは単位上部電極、 ８は上部電極間接続配線、 ９は第２の導出配線、 １０はＰＳＧカバー絶縁膜 （ｄ）　　　＋　　面　　　図 ノ（金明ｔくイ干５−づＮぎヒヂレ・／ｊＬ巻之デど２
第　１　ｍ （（１）　千　間　図 （ｂ）Ａ−Ａス硯断面図 伐逮槙禮ｉμ図 第２　図

Claims (1)

【特許請求の範囲】
1. 　異なる層の配線材料層よりなる対の電極と、該対の電
   極間に介在する層間絶縁膜とよりなり、該対の電極がそ
   れぞれ電気的に連通する複数の領域に分割されてなる配
   線層間容量を具備することを特徴とする半導体集積回路
   装置。