JPS62135901A

JPS62135901A - プログラマブルコントロ−ラ

Info

Publication number: JPS62135901A
Application number: JP27735385A
Authority: JP
Inventors: Kazuyoshi Nakajima; 一義中島
Original assignee: Omron Tateisi Electronics Co
Current assignee: Omron Corp
Priority date: 1985-12-10
Filing date: 1985-12-10
Publication date: 1987-06-18

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〈産業上の利用分野〉本発明は、ユーザプログラムに基づいて被制御機器をシ
ーケンス制御するプログラマブルコントローラに関する
。

〈従来の技術〉プログラマブルコントローラの中には、異常が発生した
ときに、これを検出できる機能（診断機能）を持つもの
がある。

第６図は、このような診断機能を有するプログラマブル
コントローラの動作例を示すフローチャートである。

この図に示す如く、このプログラマブルコントローラで
は、まずステップＳ　Ｔ　１で、ユーザプログラムを実
行するための初期処理を行う。

次いで、プログラマブルコントローラはステップ８Ｔ２
で、入力データをリフレッシュし、ステップ８Ｔ３〜Ｓ
Ｔ５でＥＮＤ命令があるまでユーザプログラムを実行す
るとともに、必要に応じて取り込んだ入力データを使用
して、出力データを作る。

そして、命＋実行中にＦ’ＡＩ、　Ｓ命＋（停止異常命
令）があり、かつこれがオン条件であれは、ＦＡＬＳ異
常フラグをオンし、またオフ条件であったり。

ＦＡＬ８命令がない場合は、　Ｆ’ＡＩ、Ｓ異常フラグ
をオフのままにする。

次いで、プログラマブルコントローラはステラプＳＴ６
で、上’ＡＬ８異常フラグかオフならば、ステップＳ　
Ｔ　７でプログラムポインタをユーザプロる。

また、ＦＡＬＳ異常フラグがオンの場合は、プログラマ
ブルコントローラはステップＳＴ９で、以後の命令実行
を停止する。

〈発明が解決しようとする問題点〉ところでこのような従来のプログラマブルコントローラ
においでは、異常命令か実行されたとき、ＣＲＴ上に異
常が出たと表示してプログラマブルコントローラの出力
接点を全てオフにするだけで、その異常原因や被制御機
器の前作状況などを表示するようになっていないため、
故障あるいはバグなどが発生してＣＲＴ上に異常が出た
と表示されたときに、これを再び動作させたときに、こ
の被制御機器がどう動くのか分らず、システムがダウン
したときの復旧作業に多大な時間と労力がかかつていた
。

本発明は上記の事情に鑑み、システムがダウンしたとき
、被制御機器をシー）１ンス制御する」−ザブログラム
以外のプログラムに基づいてシステムの復旧処理を行っ
たり、機械を安全に停止させたりすることができるとと
もに、ユーザ側でこのプログラムの実行をコントロール
することができ、これによってシスデム全体の安全性、
信頼性、保守性等を向上させることができるプログラマ
ブルコントローラを提供することを目的としている。

く問題点を解決するための手段〉上記問題点を解決するため本発明によるプログラマブル
コントローラは、第１プログラムに基づいて被制御機器
をシーケンス制御するプログラマブルコントローラにお
いて、＃耐相１プログラムの異常命※が実行されたとき
の動作を規制する第２プログラムを格納したメモリと、
入力された情報に基づいて前記第１プログラム中の異常
命令が実行されたとき前記第２プログラムを実行するか
否かを決める制御手段とを備えたことを特徴としている
。

〈実施例〉第１図は本発明によるプ［コクラマブルコントローラの
一実施例を示すブロック図である。

この図に示すプログラマブルコントローラは、故障ある
いはバグなどが発生したときに、被制御機器をシーケン
ス制御するユーザプログラム以外のプログラムに基づい
てシステムの復旧処理を行ったり、機械を安全に停止さ
せたりするのをユーザ側でコントロールし得るようにし
たものであり、プログラミングコンソール１と、メモリ
２と、入出カニニット３と、ＣＰＵ４とを備えて構成さ
れている。

プログラミングコンソール１は、ＬＯＡＤ命◆キー、Ｆ
ＡＬ命令キー、ＦＡＬ８命令キー等の各命令キーおよび
テンキーなどを備え、これら各キーから入力された情報
を前記ＣＰＵ４へ供給するように構成されたものであり
、その面上には表示器５が設けられている。

表示器５は、ドツトマトリックス型のＬＣＤ（液晶表示
素子）等によって構成されるものであり、前記ＣＰＵ４
から供給された情報を表示する。

また、メモリ２は前記ＣＰＵ４のシステムプログラムが
格納されたシステムプログラムメモリ６と、ユーザによ
って作られたユーザプログラムが格納されるユーザプロ
グラムメモリ７と、前記ＣＰＵ４の作業エリアとなるＩ
１０メモリ（入出カメモリ）８とを備えて構成されるも
のであり、前記ユーザプログラムメモリ７の一部には第
２図に示す如く、被制御機器をシーケンス制御する通常
のユーザプログラム（第１プログラム）と、異常発生時
の処理を規定する異常時のプログラム（第２プログラム
）とが格納されている。

この場合、異常発生時の処理とは、異常発生時にシステ
ムの安全性を保ちながらこのシステムを安全に停止させ
たりする処理や異常発生時にシステムの異常を自動的に
復旧処理し、そして周辺機器を含めたシステムの異常が
解除されたときに第２プログラムのＥＮＤ＠４ｊ７の直
前に書かれたＦ’ＡＩ、Ｓ異常解除命令によってＰＡＬ
Ｓ異常フラグをオフにする処理等である。

また前記Ｉ１０メモリ８の一部には第３図に示す如く、
前記プロゲラミンクコンソール１から入力された情報に
基づいて、異常発生時に前記第２プログラムを実行する
か否かを指示する異常実行フラグＦ１（値”１”で実行
し、値″０゛′で実行しない）と、この異常実行フラグ
Ｆ１が値″１”であることによって前記第２プログラム
が実行されたとき、この後システムを停止させるか否か
を指示する実行後フラグＦ２（値″０”で停止し、値″
１″で停止しない）とが設けられている。

入出カニニット３は、複数の入出力チャネルを備えて構
成されるものであり、被制御機器から供給されるデータ
を受けて、これを前記ＣＰＵ４へ供給したり、このＣＰ
Ｕ４から供給されるデータを受けて被制御機器を制御し
たりする。

また、ＣＰＵ４はマイクプロセッサ等を備えで構成され
るものであり、次に述べるように動作する。

まず、通常のユーザプログラムの実行に先立って、ＣＰ
Ｕ４は第４図に示すステップＳＴＩ　Ｏを実行し、前記
プログラミングコンソール１の表示器５に質問文を表示
して、異常発生時に前記第２プログラムを実行するか否
かを聞く。

そして、プログラミングコンソール１を介してユーザが
値″′Ｏ″を入力すれば、ＣＰＵ４はステップ５Ｔ１１
で、これを検知してこのステップ５Ｔ１１からステップ
ＳＴＩ　２へ分岐し、ここでこの値″′０”で示される
動作内容を表示するとともに。

Ｉ１０メモリ８の異常実行フラグＦ１を＋０”にする０また、ユーザが値゛１”を入力子れば、ＣＰＵ４はステ
ップ８Ｔ１１からステップ５Ｔ１３へ分岐し、ここでこ
の値６１″で示される動作内容を表示するとともに、工
１０メモリ８の異常実行フラグＦ１を＋１”にする。

次いで、ＣＰＵ４はステップ５Ｔ１４で前記プログラミ
ングコンソール１の表示器５に質問文を表示し、異常解
除後にプログラマブルコントローラを停止するか否かを
聞く。

そして、プログラミングコンソール１を介してユーザが
値″０”を入力すれは、ＣＰＵ４はステップ８　Ｔ　１
５で、これを検知してこのステップ５Ｔ１５からステッ
プ８Ｔ１６へ分岐し、ここでこの値”０”で示される動
作内容を表示するとともに、Ｉ１０メモリ８の実行後フ
ラグＦ２を′０”にする。

また、ユーザが値″１′′を入力すれば、ＣＰＵ４はス
テップＳＴＩ　５からステップ８Ｔ１７へ分岐し、ここ
でこの値″１”で示される動作内容を表示するとともに
、■１０メモリ８の実行後フラグＦ２を＋１”にする。

そして、これら異常実行フラグＦ１、実行後フラグＦ２
の処理が終了して、ユーザがスタートキーを押せは、Ｃ
ＰＵ４は第５図に示す処理を実行する。

この処理ではＣＰＵ４は、まずステップ５Ｔ２０で、ユ
ーザプログラムを実行するための初期処理を行う。

次いで、ＣＰＵ４はステップ８Ｔ２１で、入力データを
リフレッシュし、ステップ８Ｔ２２でＦ人Ｌ８命令が実
行されたか（ＦＡＬ８異常フ異常フランか）どうかをチ
ェックし、もしこれが実行されていなければ、このステ
ップ８Ｔ２２からステップ８Ｔ２３へ分岐し、ここでプ
ログラムポインタを通常のユーザプログラム（第１プロ
グラム）の先頭値にする。

次いで、ＣＰＵ４はステップ８Ｔ２４〜８Ｔ２６で前記
プログラムポインタをインクリメントしながらＥＮＤ命
令があるまで前記第１プログラムを実行する。そしてこ
の動作中において、取り込んだ入力データを使用して出
力データを作り、この出力データに基づいて被制御機器
を制御する。

またこの動作を実行しているとき、ＦＡＬ８命令があり
、かつこのときオン条件になっていれば、ＦＡＬＳ異常
フラグをオンし、またオフ条件であったり、ＦＡＬ８命
令がない場合は、ＦＡＬ８異常フラグをオフのままにす
る。

そして、ＥＮＤ命令があったとき、ＣＰＵ４はステップ
８Ｔ２５からステップ８Ｔ２７へ分岐し、ここで出力デ
ータをリフレッシュし、この後前記ステップ８Ｔ２１へ
戻り、上述した動作を繰り返す。

そして、前記ステップ５Ｔ２４からステップ５Ｔ２６を
実行しているとき、ＦＡＬ８異常フラグがオンされれば
、Ｃ，Ｉ？Ｕ４は＠記ステップ８Ｔ２２で、これを検出
してこのステップＳ　Ｔ　２２からステップＳＴ２８へ
分岐し、ここでプログラムポインタを異常時のユーザプ
ログラム（第２プログラム）の先頭値にする。

次いで、ＣＰＵ４はステップＳＴ２９で、異常実行フラ
グＦ１が１″かどうかをチェックし、もしこれが１″で
あれば、このステップＳ’ｉ”２９がらステップ８Ｔ３
０へ分岐し、このステップＳＴ’３０〜ＳＴ３２で前記
プログラムポインタをインクリメントしながらＥＮＤ命
令がある才で前記第２プログラムに記述されたシステム
異常の自動回復処理や安全停止処理を実行する。

この後、ＥＮＤ命令があったとき、ＣＰＵ４はステップ
ＳＴ３１からステップ８Ｔ３３へ分岐し、ここでＦＡＬ
Ｓ異常が解除されてかどうかをチェックし、もしこれが
解除されていれは、このステップＳＴ３３から前記ステ
ップ８　Ｔ　２７へ分岐シ、前記通常のユーザプログラ
ム（第１プログラム）を実行する。

またＦＡＬＳ異常が解除されていなければ、ＣＰＵ　４
はこのステップＳＴ３３からステップ５Ｔ３４へ分岐し
、ここで実行後フラグ１゛２が１″かどうかをチェック
し、もしこれが１″であれば、このステップＳＴ３４か
ら前記ステップ８Ｔ２７へ分岐し、前記通常のニーザブ
１１グラム（第１プログラム）を実行する。

また、実行後フラグＦ２がＮ　ＯＩ＋であれは、ＣＰ〈
発明の効果〉以上説明したように本発明によれば、システム的な異常
が発生したとき、異常時のユーザプログラムを実行する
か、システムをダウンさせるがユーザ側で選択し得るよ
うにし、かっこの異常時のユーザプログラムにはシステ
ム異常を安全に停止させるようなプログラムやシステム
の異常を自動的に回復させることができるプログラムを
組めるようにしたので、システムの安全性や信頼性を高
めることができる。また、人手を介してする時間も大幅
に短縮することができ、効率の良いシステムの構築する
こしができる。

【図面の簡単な説明】

第１図は本発明の一実施例を示すブロック図、第２図は
第１図に示すユーザプログラムメモリのメモリマツプ例
を示す模式図、第３図は第１図に示すＩ１０メモリのメ
モリマツプ例を示す模式図、第４図は同実施例の入力動
作例を示すフローチャート、第５図は同実施例の実行動
作例を示すフローチャート、第６図は従来のプログラマ
ブルコントローラの一例を説明するためのフローチャー
トである。１・・・プログラミングコンソール、４・・・制御手段
（ＣＰＵ）、７・・・第１プログラムおよび第２プログ
ラムか格納されたメモリ（ユーザプログラムメモ　リ　
）　。

Claims

【特許請求の範囲】

第１プログラムに基づいて被制御機器をシーケンス制御
するプログラマブルコントローラにおいて、前記第１プ
ログラムの異常命令が実行されたときの動作を規制する
第２プログラムを格納したメモリと、入力された情報に
基づいて前記第１プログラム中の異常命令が実行された
とき前記第２プログラムを実行するか否かを決める制御
手段とを備えたことを特徴とするプログラマブルコント
ローラ。