JPS62134956A - パワ−用混成集積回路 - Google Patents

パワ−用混成集積回路

Info

Publication number
JPS62134956A
JPS62134956A JP27626985A JP27626985A JPS62134956A JP S62134956 A JPS62134956 A JP S62134956A JP 27626985 A JP27626985 A JP 27626985A JP 27626985 A JP27626985 A JP 27626985A JP S62134956 A JPS62134956 A JP S62134956A
Authority
JP
Japan
Prior art keywords
substrate
power
section
circuit
integrated circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP27626985A
Other languages
English (en)
Inventor
Tomoyuki Yamanaka
山中　知行
Hitoshi Koike
斉 小池
Shinya Nakai
信也 中井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Priority to JP27626985A priority Critical patent/JPS62134956A/ja
Publication of JPS62134956A publication Critical patent/JPS62134956A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/144—Stacked arrangements of planar printed circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/36—Assembling printed circuits with other printed circuits
    • H05K3/361—Assembling flexible printed circuits with other printed circuits

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はパワー用集積回路に係り、特に小形化するとと
もにパワー素子体からの放熱を良好にするようにしたも
のに関する。
〔従来技術〕
近年の電子機器の集積化に伴い、回路ブロックのハイブ
リッドＩＣ化が急速に進んできており、特に小信号系ア
ナログ回路や、高周波回路の分野においてその傾向が著
しい。
この中で、パワー系の回路ブロックは、従来より混成集
積化に適したものであるといわれながらも、その混成集
積化に際してパワー素子より発生する熱に対する配慮が
必要であるという点で他の混成集積回路とは異なった問
題を内包しており、構造上どうしても複雑な形態をとら
ざるを得なかった。
従来使用されているパワー用混成集積回路としては、例
えば第４図および第５図に示す如きものがある。
第４図に示すパワー用混成集積回路では、金属台板２１
上に接着剤２３．２３によりＡ　Ｌ　ｚ　Ｏｓのセラミ
ック基板２２−１．２２−２を取付け、これらのセラミ
ック基板２２−１．２２−２上にパワートランジスタの
如きパワー素子Ｐ、パワー素子Ｐを制御する制御回路を
構成するエレメント素子’１＋’２＋８１・・・を載置
している。この際パワー素子Ｐはパワー素子のチップと
放熱用のヒートシンクＨ８を具備しており、ヒートシン
クＨ８が金属鑞の如き接着剤によりセラミック基板２２
−１に取付けられる。
又制御回路を構成する前記エレメント’１１’２・・・
はトランジスタ、ダイオード、抵抗、コンデンサＩＣ等
の小信号用のもので構成されている。パワー素子Ｐとエ
レメントｇ、（４たは回路パターン）の間はＡｔ線で接
続されエレメントｇ３と印刷導体で形成される回路パタ
ーンＮ間はＡμ線で接続され各エレメント間はＡμ線、
Ａｔ線又は回路パターン等で接続され、外部回路と接続
のためのリード線２４が設けられている。
他のタイプとして、第５図に示すパワー用混成集積回路
がある。これは合板として絶縁金属基板３１を使用する
。このＩＭＳＴ基板は、第６図に示す如く、Ａｔベース
基板の両面にＡｔ、Ｏ，層を形成し、一方のＡｔ２０．
層の上にエポキシ樹脂の絶縁性接着剤によりＣμ箔を設
け、その表面にＮｉ層をメッキにより形成する。そして
第５図に示す如く、この絶縁金属基板３１のＣｔＬ箔に
より回路パターンを形成し、これにハンダの如き接着剤
でパワー素子Ｐ、制御回路を構成するエレメント１ｈ−
２・・・を固定する。これらパワー素子Ｐとニレメン）
ｇｌはＡｔＬ線で接続され、Ｎｉメッキ鋼箔の印刷回路
パターンＮとエレメント１３間はＡｔ線で接続されてい
る。
各エレメント間は印刷回路パターンまたはＡｔ線、ＡＷ
線等で適宜接続され、外部回路との接続のためのリード
線３３が設けられている。
勿論回路によりパワー素子等は回路パターンに接続され
てもよい。
〔発明が解決しようとする問題点〕
ところで、前記第４図に示したパワー用混成集積回路で
は、金属台板２１にセラミック基板２２−１．２２−２
を介してパワー素子Ｐや制御回路を構成するエレメント
ｔｔ＊ｇｚ・・・を取付けているため、製造工程を複雑
なものとしているという問題がある。
また前記第５図に示したものでは、絶縁層であるエポキ
シ樹脂を介してＡｔベース基板と回路パターンを形成す
るＣｔｂ箔が対極するサンドイッチ構造となっているた
め、パターン間及びパターン−ｋｔベース基板間に寄生
容量が発生し易いという欠点があり、このため回路の高
周波化に伴ない問題を生じるものとなる。
したがって本発明の目的は、前記のような従来型のパワ
ー用混成集積回路の問題点を改善した、混成集積回路を
提供することである。
〔問題点を解決するための手段〕
前記の如き問題点を改善するため、本発明ではパワー用
混成集積回路をパワー部と、このパワー部を制御するコ
ントロール部に分け、コントロール部の集積された基板
の熱伝導率よりも、パワー部の設けられた基板の熱伝導
率を良いものを使用する。
これにより発熱量の大きいパワー素子の配置された部分
の放熱量を大きくすることができるので、金属台板や金
属ベース板を使用する必要がなく、この結果前記の問題
点を改善することができる。
〔実施例〕
本発明の一実施例を第１図〜第３図にもとづき説明する
。
第１図は本発明の構造を理解し易くするために分解的に
示したものであり、第２図はこれを１体化した状態を示
し、第３図は本発明により、混成集積回路化されるスイ
ッチング電源回路の１例である。
第１図において、１は上部基板であって例えばＡ２．０
．基板で構成され制御部が載置されるものである。この
制御部は、第２図の点線で示す如く、上部基板１の下側
に配置されているので、第１図では図示されていない。
２は下部基板であって、パワートランジスタの如きパワ
ー素子３を具備するパワー部が配置されており、この下
部基板２は上部基板１より熱伝導率のよいＡｔＮの焼結
体で構成されている。ｋｔＮはＡ　ｔ　２０　ｍよりも
５〜１０倍も熱伝導率が高く、その表面に配線回路パタ
ーンをメタライズしたものを使用する。勿論下部基板２
としてべＩＪ　ＩＪア磁器や８ｉＣ絶縁基板等を使用し
てもよい。
上部基板１と下部基板２はフレキシブルケーブル４で接
続されており、上部基板１は樹脂製のケース５内の裏側
溝部６にスライドさせることにより、該ケース５内に一
体化することができる。この裏側溝部６は例えばケース
５内に凸部（図示の例）または凹部を設けて形成できる
。該樹脂製のケース５は下部基板２上に接着剤により固
定して、樹脂製のケース５、上部基板１、下部基板２を
一体化する。そしてリードフレーム７により外部回路と
接続される。このように回路を発熱量の少ない制御系回
路と、大電流が流れ発熱量が多いパワー系回路に分離し
、パワー系回路を熱伝導率の高い基板に配置する。
スイッチング電源回路としては、例えば第３図に示す如
く、フィルタ部１５．１６間に図示されるものが使用さ
れる。この回路は、パワー部Ｐ。
と制御部ｃｏ　に分けることができる。スイッチング部
１０はパワートランジスタの如きパワー素子を有してお
り、制御部ｃｏから印加される制御信号によりスイッチ
ング制御される。制御部ｃｏは、基準電圧部１１．誤差
増幅部１２９発撮回路部１３、比較回路部１４等により
構成されている。
入力端子ＩＮより印加された直流入力は、フィルタ部１
５を経由してスイッチング部１０にてスイッチング制御
され、フィルタ部１６を経由して所定の直流電圧に変換
されて出力されるものであるが、フィルタ部１６の出力
電圧が基準電圧部１１から得られる基準電圧と誤差増幅
部１２で比較されてその誤差分が増幅され、発振回路部
１３の出力が比較回路部１４において前記誤差量に応じ
て制御され、この比較回路部１４より出力されたスイッ
チング制御信号によりスイッチング部１０の制御を行な
い、これにより出力電圧を一定値に制御するものである
が、本発明はこの回路に直接関係するものではないので
、これ以上のスイッチング電源回路に関する説明は省略
する。
なお、上部基板ｌと下部基板２の接続は、フレキシブル
ケーブルに限らず、電気的に導通が得られかつ熱的に分
離できるものであれば、リードフレーム、リード線等、
何でもよい。またケース５も樹脂製のものに限定される
ものではなく、適宜材質のものを使用することができる
。
〔効果〕
パワー素子を熱伝導率の高い下部基板に配置したので放
熱を効果的に行うことができる。
しかもＡｔＮ基板を使用する場合には、ＡｔＮ基板はＡ
ｔ２０１基板より５〜１０倍の熱伝導率をもつので、パ
ワー素子より発生した熱をこの高熱伝導性のセラミック
基板であるＡｔＮ基板を通して外部に逃すことができる
。
またＡｔＮ基板は高熱伝導性と高絶縁性を兼ね備えてい
るため、前記従来のパワー用混成集積回路のように、回
路パターンと基板との間に絶縁層を入れる必要はない。
パワー素子を直接ＡｔＮ基板にマウント可能なため、−
次ヒートシンクを必要としない。
ＡｔＮ基板の誘電率は、８．７〜８．９とＡｔ、０３基
板並であるため、絶縁金属基板のような寄生容量が生じ
ることはない。
発熱量の多いパワー部と、制御部を別設構成として熱的
に分離したことにより、熱に弱い制御部の素子の信頼性
を高めることができる。
ケースの裏に設けた溝に上部基板をスライドインさせる
ことによりケースと一体化かつ立体化することができる
ため、非常にコンパクトな構造とすることができる。
ハンダ付は工程では、上部基板、下部基板、リードフレ
ーム、フレキシブルケーブルを一度にリフロー・ソルダ
・リングすることが可能なため、簡略な工程にて製造す
ることができる。
【図面の簡単な説明】
第１図は本発明の構成を分解的に示したもの、第２図は
本発明により構成されたパワー用混成集積回路をフレキ
シブルケーブル側よりみたもの、第３図はスイッチング
電源回路の１例、第４図および第５図は従来のパワー用
混成集積回路、 第６図は第５図に使用される絶縁金属基板である。 １・・・上部基板、　　　　　２・・・下部基板３・・
・パワー素子　　　　　４・・・フレキシブルケーブル
５・・・ケース　　　　　　６・・・溝部７・・・リー
ドフレーム １０・・・スイッチング部　　　　　１１・・・基準電
圧部１２・・・誤差増幅部　　　　１３・・・発振回路
部１４・・・比較回路部 １５．１６・・・フィルタ部 第１図

Claims (3)

    【特許請求の範囲】
  1. （１）パワー部とコントロール部とを別の基板に形成し
    、パワー部の基板をコントロール部の基板より熱伝導率
    の良いもので構成したことを特徴とするパワー用混成集
    積回路。
  2. （２）パワー部用基板とコントロール部用基板は互いに
    対向する形で設置し、その間はフレキシブル・ケーブル
    等熱絶縁を考慮したものにて接続されたことを特徴とす
    る特許請求の範囲第（１）項記載のパワー用混成集積回
    路。
  3. （３）パワー部用基板として窒化アルミニウム焼結体か
    らなる基板を使用したことを特徴とする特許請求の範囲
    第（１）項および第（２）項記載のパワー用混成集積回
    路。
JP27626985A 1985-12-09 1985-12-09 パワ−用混成集積回路 Pending JPS62134956A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP27626985A JPS62134956A (ja) 1985-12-09 1985-12-09 パワ−用混成集積回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP27626985A JPS62134956A (ja) 1985-12-09 1985-12-09 パワ−用混成集積回路

Publications (1)

Publication Number Publication Date
JPS62134956A true JPS62134956A (ja) 1987-06-18

Family

ID=17567084

Family Applications (1)

Application Number Title Priority Date Filing Date
JP27626985A Pending JPS62134956A (ja) 1985-12-09 1985-12-09 パワ−用混成集積回路

Country Status (1)

Country Link
JP (1) JPS62134956A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0306009A2 (en) * 1987-09-02 1989-03-08 Matsushita Electric Industrial Co., Ltd. Reproducing device for optical disks
DE4028504A1 (de) * 1989-09-07 1991-03-21 Mazda Motor Integrierte schaltung mit einem metallsubstrat
DE10214953A1 (de) * 2002-04-04 2003-10-30 Infineon Technologies Ag Leistungsmodul mit mindestens zwei Substraten und Verfahren zu seiner Herstellung
JP2010232254A (ja) * 2009-03-26 2010-10-14 Kyocera Corp Ｅｃｕ用混成集積回路装置

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0306009A2 (en) * 1987-09-02 1989-03-08 Matsushita Electric Industrial Co., Ltd. Reproducing device for optical disks
DE4028504A1 (de) * 1989-09-07 1991-03-21 Mazda Motor Integrierte schaltung mit einem metallsubstrat
DE10214953A1 (de) * 2002-04-04 2003-10-30 Infineon Technologies Ag Leistungsmodul mit mindestens zwei Substraten und Verfahren zu seiner Herstellung
US7176057B2 (en) 2002-04-04 2007-02-13 Infineon Technologies Ag Power module comprising at least two substrates and method for producing the same
US7592696B2 (en) 2002-04-04 2009-09-22 Infineon Technologies Ag Power module having at least two substrates
JP2010232254A (ja) * 2009-03-26 2010-10-14 Kyocera Corp Ｅｃｕ用混成集積回路装置

Similar Documents

Publication Publication Date Title
JPH033290A (ja) 電子回路アセンブリ用サーマルシヤント及びその製造方法
JP3476612B2 (ja) 半導体装置
JPH01233795A (ja) 混成集績回路
JP2848068B2 (ja) 半導体装置
JPS62134956A (ja) パワ−用混成集積回路
JPH04273150A (ja) 半導体装置
JPS58159361A (ja) 多層混成集積回路装置
JPH0637421A (ja) 混成集積回路
JPH05259373A (ja) 電力用半導体装置
JP2879503B2 (ja) 面実装型電子回路装置
JPH03256351A (ja) 半導体装置
JPS6022348A (ja) 半導体装置
JPH0714938A (ja) 混成集積回路装置
JPH0639583A (ja) 半田ペースト及び回路基板
JPS60250655A (ja) 集積回路パツケ−ジ
JPH0358465A (ja) 樹脂封止型半導体装置
JPH06260730A (ja) プリント配線基板
JPH0786497A (ja) インテリジェントパワーモジュール
JP3234045B2 (ja) 多層配線基板
JPH05175279A (ja) 集積回路素子実装装置
JPH05136330A (ja) 半導体装置
JPH03245589A (ja) 混成集積回路
JPH05259368A (ja) 電子回路素子搭載用リードフレーム
JPS6215584A (ja) 表示装置
JPS5986293A (ja) 多層配線基板