JP2010232254A - Ecu用混成集積回路装置 - Google Patents

Ecu用混成集積回路装置 Download PDF

Info

Publication number
JP2010232254A
JP2010232254A JP2009075741A JP2009075741A JP2010232254A JP 2010232254 A JP2010232254 A JP 2010232254A JP 2009075741 A JP2009075741 A JP 2009075741A JP 2009075741 A JP2009075741 A JP 2009075741A JP 2010232254 A JP2010232254 A JP 2010232254A
Authority
JP
Japan
Prior art keywords
insulating substrate
circuit unit
wiring
hybrid integrated
control circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009075741A
Other languages
English (en)
Other versions
JP5153706B2 (ja
Inventor
Tomoo Nishino
智雄 西野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2009075741A priority Critical patent/JP5153706B2/ja
Publication of JP2010232254A publication Critical patent/JP2010232254A/ja
Application granted granted Critical
Publication of JP5153706B2 publication Critical patent/JP5153706B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/4847Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4912Layout
    • H01L2224/49175Parallel arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1306Field-effect transistor [FET]
    • H01L2924/13091Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Structure Of Printed Boards (AREA)

Abstract

【課題】分離されたパワー回路部と制御回路部との接続部での接続信頼性が高く、接続部に多くのスペースを必要としない混成集積回路装置を提供する。
【解決手段】絶縁基板1の一方主面上に薄板状金属体を固着してなる配線2が設けられるとともに、少なくともスイッチング素子31および該スイッチング素子の動作を制御する制御素子が搭載されてなり、前記スイッチング素子を備えたパワー回路部3と前記制御素子の動作を備えた制御回路部4とを有するECU用混成集積回路装置であって、前記絶縁基板は、前記配線の固着後に前記パワー回路部を構成する第1の絶縁基板と前記制御回路部を構成する第2の絶縁基板とにレーザ加工によって分離されていることを特徴とするものである。
【選択図】図1

Description

本発明は、自動車に搭載されるECU(Electronic Control Unit)として好適に用いられるパワー回路部と制御回路部とを組み合わせてなるECU用混成集積回路装置に関する。
自動車に搭載されるECU(Electronic Control Unit)として用いられる混成集積回路装置は、モーター等の装置に電流を供給する回路であるパワー回路部と、このパワー回路部を流れる電流の向きや量を調整する回路である制御回路部とで構成されている。
パワー回路部は、制御回路部からの制御信号に基づいて電流の供給を開始および停止する機能を有していて、パワー回路部にはパワーFET(Field Effect Transistor)やパワーリレーといった大電力部品が設けられている。パワー回路部では制御回路部に比べて大電力が使用されるが、自動車用バッテリーの電圧は+12Vもしくは+24Vに限定されるため、大電力とするために電流を増やす必要がある。そうすると、パワー回路部で発せられるジュール熱は大きいものとなる。
一方、制御回路部は、パワー回路部に制御信号を出して、タイミング、電流の向き、電流の供給時間、異常が検知されたら停止させる等の機能を有していて、制御回路部には、NANDゲートやNORゲートなどのロジック回路および時間を図るためのクロック、またはマイコンなどの環境(熱)の影響を受けやすく高温下での動作不良を発生しやすい部品が使用されている。
したがって、制御回路部がパワー回路部で発せられる熱の影響を受け難いように、何らかの放熱手段を設けるかまたはこれらを分離して設ける必要がある。
例えば、図3に示すように、パワー回路部61と制御回路部62とが分離され、これらの間を、絶縁皮膜で導体が被覆されたフレキシブルテープリード63を介して半田にて接続した混成集積回路装置やパワー回路部61を構成する基板と制御回路部62を構成する基板とにそれぞれ形成したソケット(不図示)同士を接続するようにした混成集積回路装置が提案されている(特許文献1を参照。)。
特開平5−315539号公報
しかしながら、これらの方法で接続しようとすると、以下の問題点がある。即ち、フレキシブルテープリード63の場合は、フレキシブルテープリード63とパワー回路部61との接続部およびフレキシブルテープリード63と制御回路部62との接続部での接続信頼性が問題となる可能性がある。また、ソケットの場合は、接続部が多くのスペースを必要とすることになる。
本発明は上記事情に鑑みてなされたもので、パワー回路部で発せられる熱が制御回路部に伝達されるのを抑制するために分離されたパワー回路部と制御回路部との接続信頼性が高く、ソケット等の広いスペースを必要としない混成集積回路装置を提供することを目的とする。
本発明は、絶縁基板の一方主面上に薄板状金属体を固着してなる配線を備えるとともに、少なくともスイッチング素子および該スイッチング素子の動作を制御する制御素子が搭載されてなり、前記スイッチング素子を備えたパワー回路部と前記制御素子を備えた制御回路部とを有するECU用混成集積回路装置であって、前記絶縁基板は、前記配線の固着後に、前記パワー回路部を構成する第1の絶縁基板と前記制御回路部を構成する第2の絶縁基板とにレーザ加工によって分離されていることを特徴とする。
本発明によれば、配線の絶縁基板への固着後に、絶縁基板がパワー回路部を構成する第1の絶縁基板と制御回路部を構成する第2の絶縁基板とにレーザ加工によって分離されているため、パワー回路部と制御回路部との接続信頼性を高めることができるとともに、両回路部の接続にソケットが不要であることから、接続部に多くのスペースを必要としないECU用混成集積回路装置を得ることができる。
本発明のECU用混成集積回路装置の一実施形態を示す概略平面図である。 本発明のECU用混成集積回路装置の他の実施形態を示す概略斜視図である。 従来の混成集積回路装置を示す概略断面図である。
本発明の一実施形態を図面に基づいて説明する。
図1は本発明のECU用混成集積回路装置の一実施形態を示す概略平面図であり、図1に示すECU用混成集積回路装置は、絶縁基板1の一方主面上に薄板状金属体からなる配線2が設けられるとともに、スイッチング素子31やスイッチング素子31の動作を制御する制御素子としてのマイクロプロセッサ41を含む電子部品が搭載されてなり、スイッチング素子31を備えたパワー回路部3と制御素子を備えた制御回路部4とを有する。
絶縁基板1は、アルミナ、窒化ケイ素、窒化アルミニウム、サファイアなどのセラミックスで、例えば0.2〜2.0mmの厚みに形成されている。ここで、絶縁基板1は単層構造であっても多層構造であってもよく、絶縁基版1の内部に配線層や貫通導体が形成されていてもよい。絶縁基板1は、後述するようにパワー回路部3を構成する第1の絶縁基板11と制御回路部4を構成する第2の絶縁基板12とに分離されている。
そして、絶縁基板1の一方主面上には、薄板状金属体を固着してなる配線2が設けられている。この配線2は、銅または銀の薄板を所望の配線パターンに加工して金メッキなどが施されて、例えば厚み0.16〜2.0mmの厚みのものであり、第1の絶縁基板11上に形成された配線2と第2の絶縁基板12上に形成された配線2とは一体に形成されたものである。
また、絶縁基板1の一方主面上には、スイッチング素子31を含む電子部品が搭載されている。具体的には、パワー回路部3を構成する第1の絶縁基板11上に、例えばMOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor)からなるスイッチング素子31、ダイオード32などの電子部品が搭載されている。また、制御回路部4を構成する第2の絶縁基板12上に、パワー回路部3のスイッチング素子31を制御するためのマイクロプロセッサ41、トランジスタ42、演算増幅器43などの電子部品が搭載されている。
ここで、パワー回路部3は、制御回路部4に比べて大電流が流れ、発熱量が大きいものである。したがって、熱による影響を受けやすい制御回路部4を構成する第2の絶縁基板12は、パワー回路部3を構成する第1の絶縁基板11と分離されている。
そして、配線2の絶縁基板1への固着後に、絶縁基板1がパワー回路部3を構成する第1の絶縁基板11と制御回路部4を構成する第2の絶縁基板12とにレーザ加工によって分離されていることが重要である。絶縁基板1がこのようにして第1の絶縁基板11と第2の絶縁基板12とに分離されていることによって、所望の配線パターンに形成された薄板状金属体からなる配線2が、全ての領域(第1の絶縁基板11上の配線2、第2の絶縁基板12上の配線2、空隙5上の配線2)にわたって一体に形成されたものとなっている。
なお、図1に示す配線2は平板状(一平面上に広がる形状)に形成されたものであるが、図2に示すように、第1の絶縁基板11と第2の絶縁基板12との間の空隙5を図1に示す形態よりももっと幅広にするとともに、第1の絶縁基板11の一方主面と第2の絶縁基板12の一方主面とが対向するように、パワー回路部3と制御回路部4との間の配線2を屈曲させてもよい。また、第1の絶縁基板11の一方主面と第2の絶縁基板12の一方主面とが対向するように配線2を屈曲させた形態に限らず、直角に屈曲させてもよく、さらには階段状に屈曲させてもよい。このように、本発明のECU用混成集積回路装置によれば、配線2が薄板状金属体からなるため、配置スペースにあわせて配線2を屈曲させることができ、ECU用混成集積回路装置の配置の自由度も向上する。
以下、本発明のECU用混成集積回路装置の製造方法について説明する。
まず、セラミックグリーンシートまたはセラミック成型体を焼成して絶縁基板1を作製する。
次に、絶縁基板1上にロウ材を所望の配線パターン形成領域に塗布したあと、銅または銀の薄板を載せて絶縁基板1に固着する。次に、パワー回路部3を構成する部位と制御回路部4を構成する部位をブロック分けできるパターンにエッチング処理を施すことによって、絶縁基板1上に所望の配線パターンに加工された銅または銀からなる薄板状金属体を形成する。その後、薄板状金属体に金メッキが施されて、所望の配線パターンを有する配線2が形成される。また、金メッキをする前に、所望の配線パターンに銅または銀メッキを施すことにより、薄板状金属体の厚みを部分的に厚くして、電流容量を増やすことで、制御回路部4を構成する絶縁基板12に微細なパターンを形成し、パワー回路部3を構成する絶縁基板11に電流容量が大きなパターンを形成することができる。
最後に、絶縁基板1をパワー回路部3を構成する第1の絶縁基板11と制御回路部4を構成する第2の絶縁基板12とにレーザ加工によって分離する。COレーザやYAGレーザを用いて、絶縁基板1に孔をあけるようにワンショットずつレーザを照射し、分離したい部分を直線状または曲線状に切断する。このとき、レーザエネルギーは薄板状金属体に吸収され、薄板状金属体を切断することはなく、図1に示すように、分離された第1の絶縁基板11と第2の絶縁基板12との間の空隙上の配線2は、ほとんどそのままの状態で残っている。
このように作製されたECU用混成集積回路装置は、所望の配線パターンに形成された薄板状金属体からなる配線2が、第1の絶縁基板11から第2の絶縁基板12にわたって一体的に形成されたもの、すなわち第1の絶縁基板11上の配線2、第2の絶縁基板12上の配線2、空隙5上の配線2が一体に形成されたものとなる。そのため、パワー回路部3と制御回路部4との間の接続信頼性を高めることができるとともに、ソケット等の接続部を用いる必要がないために無駄に多くのスペースを必要とせず、基板間接続の作業が不要なECU用混成集積回路装置となる。
なお、分離された2枚の絶縁基板を用意して、これらの上に薄板を固着させた後、エッチングにて所望の配線パターンを有する薄板状金属体の配線を得ようとすると、2枚の絶縁基板の間の空隙上の配線が両側からエッチングにて浸食されてしまい微細な配線パターンが形成できない。また、分離された2枚の絶縁基板を用意して、これらの上に所望の配線パターンを有する薄板状金属体からなる配線を固着させようとすると、精度よく固着させることが困難である。また、固着工程を2段階にすることは、後の工程の固着処理を先の工程の固着が劣化しない条件で行わねばならず、後の固着箇所は先の固着箇所より信頼性が低いものになってしまう。これに対し、本発明のECU用混成集積回路装置は、空隙上の配線がエッチングにて浸食されることはなく、精度よく形成され、薄板状金属体の固着箇所の信頼性が高いものとなる。
1:絶縁基板
11:第1の絶縁基板
12:第2の絶縁基板
2:配線
3:パワー回路部
31:スイッチング素子
32:ダイオード
4:制御回路部
41:マイクロプロセッサ
42:トランジスタ
43:演算増幅器

Claims (1)

  1. 絶縁基板の一方主面上に薄板状金属体を固着してなる配線を備えるとともに少なくともスイッチング素子および該スイッチング素子の動作を制御する制御素子が搭載されてなり、前記スイッチング素子を備えたパワー回路部と前記制御素子を備えた制御回路部とを有するECU用混成集積回路装置であって、前記絶縁基板は、前記配線の固着後に、前記パワー回路部を構成する第1の絶縁基板と前記制御回路部を構成する第2の絶縁基板とにレーザ加工によって分離されていることを特徴とするECU用混成集積回路装置。
JP2009075741A 2009-03-26 2009-03-26 Ecu用混成集積回路装置 Expired - Fee Related JP5153706B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009075741A JP5153706B2 (ja) 2009-03-26 2009-03-26 Ecu用混成集積回路装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009075741A JP5153706B2 (ja) 2009-03-26 2009-03-26 Ecu用混成集積回路装置

Publications (2)

Publication Number Publication Date
JP2010232254A true JP2010232254A (ja) 2010-10-14
JP5153706B2 JP5153706B2 (ja) 2013-02-27

Family

ID=43047845

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009075741A Expired - Fee Related JP5153706B2 (ja) 2009-03-26 2009-03-26 Ecu用混成集積回路装置

Country Status (1)

Country Link
JP (1) JP5153706B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102013204565A1 (de) 2012-04-26 2013-10-31 Mitsubishi Electric Corporation Halbleitervorrichtung und Verfahren zum Herstellen derselben
JP2015046439A (ja) * 2013-08-27 2015-03-12 アンデン株式会社 電気装置およびその製造方法
JP2015050379A (ja) * 2013-09-03 2015-03-16 矢崎総業株式会社 高圧/低圧混載型ハイブリッド集積回路
WO2018164206A1 (ja) * 2017-03-07 2018-09-13 Ngkエレクトロデバイス株式会社 絶縁回路基板用端子および絶縁回路基板複合体および半導体装置複合体

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62134956A (ja) * 1985-12-09 1987-06-18 Tdk Corp パワ−用混成集積回路
JPS63229797A (ja) * 1987-03-19 1988-09-26 富士通株式会社 厚膜集積回路の製造方法
JPH03141694A (ja) * 1989-10-26 1991-06-17 Aica Kogyo Co Ltd リジッド―フレキシブル複合多層プリント配線板の製法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62134956A (ja) * 1985-12-09 1987-06-18 Tdk Corp パワ−用混成集積回路
JPS63229797A (ja) * 1987-03-19 1988-09-26 富士通株式会社 厚膜集積回路の製造方法
JPH03141694A (ja) * 1989-10-26 1991-06-17 Aica Kogyo Co Ltd リジッド―フレキシブル複合多層プリント配線板の製法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102013204565A1 (de) 2012-04-26 2013-10-31 Mitsubishi Electric Corporation Halbleitervorrichtung und Verfahren zum Herstellen derselben
US9125308B2 (en) 2012-04-26 2015-09-01 Mitsubishi Electric Corporation Semiconductor device and method of manufacturing thereof
DE102013204565B4 (de) 2012-04-26 2023-04-20 Mitsubishi Electric Corporation Halbleitervorrichtung und Verfahren zum Herstellen derselben
JP2015046439A (ja) * 2013-08-27 2015-03-12 アンデン株式会社 電気装置およびその製造方法
JP2015050379A (ja) * 2013-09-03 2015-03-16 矢崎総業株式会社 高圧/低圧混載型ハイブリッド集積回路
WO2018164206A1 (ja) * 2017-03-07 2018-09-13 Ngkエレクトロデバイス株式会社 絶縁回路基板用端子および絶縁回路基板複合体および半導体装置複合体

Also Published As

Publication number Publication date
JP5153706B2 (ja) 2013-02-27

Similar Documents

Publication Publication Date Title
TW201834196A (zh) 包括分級配置的殼體的電源模組
KR101939864B1 (ko) 캐리어 장치, 캐리어 장치를 포함하는 전기 장치 및 이들의 제조 방법
US20130027896A1 (en) Electronic component embedded printed circuit board and method of manufacturing the same
US10524349B2 (en) Printed circuit board with built-in vertical heat dissipation ceramic block, and electrical assembly comprising the board
US20110116236A1 (en) Heat conduction board and mounting method of electronic components
JP5153706B2 (ja) Ecu用混成集積回路装置
JP2010109036A (ja) プリント基板及び回路装置
JPH09223820A (ja) 表示装置
KR102345253B1 (ko) 정전 척 및 기판 고정 장치
JP2009043851A (ja) 半導体パッケージ
JP2015005681A (ja) 半導体装置及びその製造方法
JP2010093033A (ja) 半導体装置及びその製造方法
JP7027094B2 (ja) 放熱部品付きパワーモジュール
US11631598B2 (en) Substrate fixing device
JP5007099B2 (ja) パワー半導体モジュールの位置決め装置及びパワー半導体モジュールの表面処理方法
TWI422303B (zh) 配線電路基板及其製造方法
KR102358295B1 (ko) 정전 척 및 기판 고정 장치
TWI452637B (zh) 半導體晶圓加工方法
KR102283385B1 (ko) 기판 고정 장치 및 그 제조방법
JP2005191378A (ja) プリント基板における放熱構造
WO2014136175A1 (ja) 放熱基板及びその製造方法
JP2008140979A (ja) パッケージ型半導体装置
JP2011114019A (ja) 回路モジュールおよび回路モジュールの実装方法
JP2010040569A (ja) 電子部品モジュール
JP4549287B2 (ja) 半導体モジュール

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20111017

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120817

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120821

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121011

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121106

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121204

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151214

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees