JPS62127961A

JPS62127961A - パルス入出力プロセッサ及びそれを用いたマイクロコンピュータ

Info

Publication number: JPS62127961A
Application number: JP60267665A
Authority: JP
Inventors: Shigeki Morinaga; 茂樹森永; Mitsuru Watabe; 満渡部
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1985-11-28
Filing date: 1985-11-28
Publication date: 1987-06-10
Anticipated expiration: 2010-01-11
Also published as: US4809165A; JPH071498B2; KR910002930B1; KR870005304A

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔発明の利用分野〕本発明はパルス入出力処理装置に係り、特にカウンタ／
タイマによるパルス入力処理およびノ（ル入出力処理を
行うのに好適なパルス入出力処理装置に関するものであ
る。

〔発明の背景〕

従来の入出力処理用演算装置、特にカウンタ／タイマに
ついては、ＩＥＥＥ　ＭＩＣＲＯ（１９８４年２月）に
おれるジエ、エム、シビトロス（Ｊ　、　Ｍ　、　Ｓｉ
ｂｉｇｔｒｏｔｈ　）ニヨルｒ−Ｔ−ト０−／Ｉ／（７
）ＭＣ６８ＨＣ１１；ＶＬＳＩマイクロプロセッサの定
義と設計Ｊ　　（Ｍｏｔｏｒｏｌａ′ｓＭＣ６８ＨＣ１
１；　Ｄｅｆｉｎｉｔｉｏｎ　ａｎｄ　Ｄｅｓｉｇｎ　
ｏｆ　ａＶＬＳＩ　Ｍｉｃｒｏｐｒｏｃｅｓｓｏｒ）　
　と題する文献において論じられている。この文献で述
べられているカウンタ／タイマ機能は、カウンタ／タイ
マの本数やパルス入力を計数したデータを保持するキャ
プチャ・レジスタの本数、パルス出力発生の時間幅を決
定するデータを保持するコンベア・レジスタの本数は固
定であり、各種機器の制御に応用した場合の自由度とい
う点については配慮されていない。

〔発明の目的〕

本発明の目的は、従来配慮されていなかった力ウンタ／
タイマの本数、キャプチャ・レジスタの本数、コンベア
・レジスタの本数およびパルス入出力機能に自由度を持
たせることができ、各種機器の制御に応用可能なパルス
入出力処理装置を提供することしこある。

〔発明の概要〕

パルス入出力処理は、単にレジスタ群の定められたレジ
スタにカウンタ／タイマのデータを転送することにより
行うキャプチャ・レジスタの動作やレジスタ群の定めら
れたレジスタとカウンタ／タイマのデータを演算部によ
って比較するコンベア・レジスタの動作のみの機能では
、ＣＰＵの介在が多くなり負担が大きくなるので、複雑
なパルス入出力処理を行うときは、基本処理機能を組合
せることによって行うため、パルス入出力を処理する演
算部と、この演算部を制御する制御記憶部とからなり、
上記演算部は、演算装置、レジスタ群および入出力群か
ら構成し、上記制御記憶部は。

演算装置、上記レジスタ群のレジスタ番号および上記入
出力群のピン番号を指定できるタスクを設定してあり、
このタスクの組合せをプログラム可能の構成としたこと
を特徴としている。

〔発明の実施例〕

以下本発明を第１図〜第４図に示した実施例および第５
図〜第１６図を用いて詳細に説明する。

第１図は本発明のパルス入出力処理装置の一実施例を示
す概略ブロック図で、パルス入出力処理装置は、入出力
タスクレジスタ部１００、タスクデコーダ部１０１およ
び入出力演算部１０２とから構成しである。外部回路と
のデータの受は渡しは、データ・バス１０３とアドレス
およびコントロール・バス１０４によって行われる。ま
た、このパルス入出力処理装置は、マイクロコンピュー
タの周辺装置として位置付けするようにしである。

第２図はその場合の構成を示す図で、マイクロコンピュ
ータは、中央演算処理部（ＣＰＵ）２００、データ・メ
モリ部（ＲＡＭ）２０１およびプログラム・メモリ部（
ＲＯＭ）２０２から構成される。

マイクロコンピュータとパルス入出力処理装置のインタ
ーフェースは、データ・バス１０３．アドレスおよびコ
ントロール・バス１０４によって行う。

入出力タスクレジスタ部１００は、入出力機能を命令デ
ータとして保持しているレジスタ群であり、マイクロコ
ンピュータよりデータ・バス１０３を介して入出力タス
クレジスタ部１００に機能命令データを書き込むもので
ある。入出力タスクレジスタ部１００に書き込まれた機
能命令データは。

逐次読み出され、その機能命令データに応じて、タスク
デコーダ部１０１を介して入出力演算部１０２を制御す
る。

タスクデコーダ部１０１は、機能命令データと入力群１
０５の信号状態により、入出力演算部１０２を制御する
ための信号を発生する機能を有する。

入出力演算部１０２は、カウンタ／タイマのインクリメ
ント、ディクリメン１〜やカウンタ／タイマのデータを
キャプチャ・レジスタへ転送することやカウンタ／タイ
マのデータとコンベア・レジスタのデータとの比較を行
うものであり、その出力結果を出力群１０６に出力する
。

第３図は本発明のパルス入出力処理装置の一実施例を示
す詳細ブロック構成を示す図である。入出力タスクレジ
スタ部１００は、入出力タスク信号発生回路３０１、タ
スク・アドレス・デコーダ３０２およびタスク・レジス
タ群３０３より構成しである。このタスク・レジスタ群
３０３には多くの入出力処理タスクの命令が記憶されて
いる。

そのため、入出力タスク信号発生回路３０１よりタスク
番号を発生し、タスク・アドレス・デコーダ３０２を介
してタスク・レジスタ群３０３よりタスク番号に対応し
た入出力タスクの命令を読み出し、実行する。各タスク
の命令は、第４図に示すように、命令コード、カウンタ
／タイマのレジスタ番号、キャプチャ／コンベアレジス
タのレジスタ番号、第１の入出力のピン番号および第２
の入出力のピン番号であり、入出力演算デコーダ３０４
を介して入出力演算部１０２の制御信号３１３および入
力ピン制御信号３１４を生成する。

３１５は、入力群１０５を入力するためのピン番号制御
回路である。

入出力演算部１０２は、カウンタ／タイマ、キャプチャ
・レジスタおよびコンベア・レジスタからなるレジスタ
群３０５、第１のソース・ランチ３０６、第２のソース
・ランチ３０７．入出力演算を行うＡ　Ｕ　（Ａｒｉｔ
ｈｃｍａｔｉｃ　Ｕｎｉｔ）　　３０８、ディスティネ
ーション・ラッチ３０９、出力用ラッチ＄３１０、ライ
ト・データ・バッファ３１１およびリード・データ・バ
ッファ３１２から構成しである。

レジスタ群３０５の各タスクの命令によって指定された
レジスタがアクセスされ、入出力処理を行う。ＡＵ３０
８はインクリメント、ディクリメントおよび比較などの
演算を行う。

また、レジスタ群３０５．第１のソース・ラッチ３０６
、第２のソース・ラッチ３０７およびディスティネーシ
ョン・ラッチ３０９は、それぞれ第１の入出力用リード
・バス３１６、第２の入出力用リード・バス３１７、入
出力用ライト・バス３１８および入出力用インターフェ
ース・バス３１９に接続されている。また、ライト・デ
ータ・バッファ３１１とリード・データ・バッファ３１
２は、マイクロコンピュータからのライト・データおよ
びリード・データをレジスタ群３０５のレジスタへ書き
込み、読み出しを行うためのバッファである。そのため
、ライト・データ・バッファ３１１とリード・データ・
バッファ３１２はマイクロコンピュータのデータ・バス
１０３および入出力用インターフェース・バス３１９に
接続されている。

ＡＵ３０８の入力Ａ、Ｂは、それぞれ第１のソース・ラ
ッチ３０６、第２のソース・ランチ３０７の出力と接続
され、ＡＵ３０８の出力はディスティネーション・ラッ
チ３０９に入力される。

出力ラッチ群３１０は、比較を行ったときの比較結果を
保持するラッチで、このラッチの出力が出力ピンに接続
され、出力群１０６に信号を出力する。

このように構成された入出力演算部１０２は、重りのな
い第１および第２のシステムクロック。

各種機器の制御を行う場合、多くのパルス入出力処理が
必要になる。また、パルス入出力処理には多くの種類が
あり、この場合、第４図の命令を限られたパルス入出力
処理のみにすると、ユーザの自由度がなくなる。

そのため、パルス入出力処理の機能を単純な機能に分解
する。それら単純な機能を第５図〜第１０図に示す。第
５図〜第１０図の単純な機能を組合わせることにより複
雑なパルス入出力処理を可能にすることができる。

まず、第５図はフリーランニング・カウンタ／タイマの
処理（ＦＲＣ）を示したものである。その動作は、クロ
ック信号が入力される毎にインクリメントされる。その
タイミングを第１１図の（Ｉ）に示す。第１のクロック
信号φ１　〔第１１図（ａ）〕がＬＬ　Ｉ　ＩＦの期間
、第１の入出力用リード・バス３１６の内容ＰＢＵＳＩ
　　（第１１図（Ｃ）〕はプリチャージの状態となる。

次の第２のクロック信号φ２　〔第１１図（ｂ）〕が１
１１１１の期間、カウンタとなるレジスタのデータＣＮ
Ｔ　（第１１図（ｈ）〕によってディスチャージされ、
第１の入出力用リード・バス３１６のデータＲＢＵＳ　
１はデータＣＮＴが確立される。第１の入出力用リード
・バス３１６のデータＲＢＵＳ　１は第２のクロック信
号φ２が“１″の期間、第１のソース・ランチ３０６へ
取り込まれ、そのデータＳＬＸ〔第１１図（ｄ）〕は、
第２のクロック信号φ２の立ち下りで確立される。ＡＵ
３０８は第２のクロック信号φ２が“１″の期間、プリ
チャージの状態にあり、第１のソース・ラッチ３０６の
データＳＬＸを外部のクロック信号を同期化した同期化
カウント信号Ｃ０ＮＴ　（第１１図（ｉ）〕がｒｔ　１
　ｐｒの場合、インクリメントするものである。

そのデータを示したものがＡＵＳ　［第１１図（８）〕
である、ＡＵ３０８の演算結果は、ディスティネーショ
ン・ラッチ３０９へ第１のクロック信号φｌが′１″の
期間に保持され、データＤＬ（第１１図（ｆ）〕となる
、第１のクロック信号φ工がｒｉ　Ｉ　ＪＰの期間でプ
リチャージされる人出用ライト・バス３１８に、第２の
クロック信号φ２がＬＬ　Ｉ　ＩＩの期間でデータＤＬ
にしたがってディスチャージされ、入出力用ライトバス
３１８にデータが確立され、データＷＢＵＳ　［第１１
図（ｇ）］となる。入出力用ライト・バス３１８のデー
タＷＢＵＳは、第２のクロック信号φ２が“１″の期間
にカウンタとなる読み出されたレジスタへ書き込まれ、
カウンタのデータＣＮＴはインクレメントされる。この
ように、ＡＵ３０８を制御することにより、レジスタ群
３０５のレジスタは、アップカウンタやダウンカウンタ
とすることができる。

第６図はゲート・コントロール信号付カウンタ／タイマ
の処理（Ｇ　ＣＣ）を示したものである。

この処理は、外部クロック信号とゲート・コントロール
信号の論理積をとって同期化カウント信号を生成し、ゲ
ート・コントロール信号が“１″のときのみ計数するも
のであり、第５図のフリーランニング・カウンタ／タイ
マの処理を変形したものである。

第７図は外部からのアップ・ダウン・コントロール信号
によってカウント・アップもしくはカウント・ダウンを
制御するアップ・ダウン・カウンタ／タイマの処理（Ｕ
ＤＣ）を示したものである。

それを第１１図の（ＩＩ）に示す。動作タイミングは第
１１図の（Ｉ）の場合とほとんど同じであるが、ＡＵ３
０８の制御信号であるカウント信号Ｃ０ＮＴのみでなく
、インクリメントもしくはディクリメントを制御する同
期化アップ・ダウン・コントロール信号ＵＤＳ　（第１
１図（ｊ）〕が付加されていることである。この同期化
アップ・ダウン・コントロール信号ＵＤＳは、外部アッ
プ・ダウン・コントロール信号を内部クロック信号に同
期させたものである。

第８図は外部リセット信号によってカウンタ／タイマを
リセットする処理（ＲＥＳ）を示したものである。その
タイミングを第１２図に示す。まず、外部リセット信号
がない（理論的に”　１　”　）場合についての動作タ
イミングについて説明する。

第１のクロック信号φ工　〔第１２図（ａ）〕が１１１
１１の期間、第１の入出力用リード・バス３１６の内容
ＲＢＵＳＩ　（第１２図（Ｃ）〕はプリチャージの状態
となる。次の第２のクロック信号φ２〔第１２図（ｂ）
〕が“１″′の期間、カウンタとなるレジスタのデータ
ＣＮＴ　（第１２図（ｈ）〕によって第１の入出力用リ
ード・バス３１６はディスチャージされ、第１の入出力
用リード・バス３１６のデータＲＢＵＳ　１にはデータ
ＣＮＴが確立される。第１の入出力用リード・バス３１
６のデータＲＢＵＳ　ｌは、第２のクロック信号φ２が
１１１　＃ｌの期間、第１のソース・ラッチ３０６へ取
り込まれ、そのデータＳＬＸ［第１２図（ｄ）〕は、第
２のクロック信号φ２の立ち下りで確立される。ＡＵ３
０８は、第２のクロック信号φ２がＬＬ　Ｉ　ＩＩの期
間、プリチャージの状態にあり、第１のソース・ラッチ
３０６のデータＳＬＸは、外部クロック信号が存在しな
いため、ＡＵ３０８をスルーするものである。そのデー
タを示したのがＡＵＳ　［第１２図（ｅ）］である。Ａ
Ｕ３０８をスルーしたデータは、ディス；イネ−ジョン
・ラッチ３０９へ、第１のクロック信号φ１がパ１″′
の期間に保持され、データＤＬ（第１２図（ｆ）〕とな
る、さらに、第１のクロック信号φ１が“１″の期間で
プリチャージされる入出力用ライト・バス３１８に、第
２のクロック信号φ２が′１″の期間でデータＤＬにし
たがってディスチャージされ、入出力用ライト・バス３
１８にデータが確立し、データＷＢＵＳ　（第１２図（
ｇ）〕となる６６人出力用ライトバス３１８のデータＷ
ＢＵＳは、第２のクロック信号φ２が“１″の期間にカ
ウンタとなる読み出されたレジスタへ書き込まれ、カウ
ンタのデータＣＮＴ　（第１２図（ｈ）〕は、前のデー
タと同じデータとなる。

次に、外部リセット信号が存在したく論理的には’０”
）場合、外部リセット信号がない場合の動作タイミング
とディスティネーション・ランチ３０９のデータＤＬま
では同じタイミングである。

しかし、外部リセット信号を同期化した同期化リセット
信号Ｒ８Ｔ　（第１２図（ｉ）〕が“０″となると、第
１のクロック信号φ１が１１１　ＩＩの期間にプリチャ
ージされる入出力用ライト・バス３１８に第２のクロッ
ク信号φ２が１１１　ＩＴの期間で、データＤＬにした
がってディスチャージを行わず、プリチャージされたデ
ータ（この場合、リセット・データとする）をカウンタ
となる読み出されたレジスタへ書き込み、カウンタのデ
ータＣＮＴはリセット・データとなる。

第９図はカウンタ／タイマのデータをサンプリング信号
によってキャプチャ・レジスタに保持する処理を示した
ものである。そのタイミングを第１３図（ｒ）に示す。

カウンタのデータＣＮＴ〔第１３図（ｊ）〕を第１のソ
ース・ラッチ３０６に転送するタイミングは、第１１図
および第１２図れ同じである。第１のソース・ラッチ３
０６のデータは５ＬＸ（第１３図（ｄ）〕となる。第１
のソース・ラッチ３０６のデータＳＬＸは、カウンタの
データＣＮＴをキャップチャ・レジスタに保持するだけ
であるため、ＡＵ３０８をデータはスルーする。そのデ
ータを示したものがＡＵＳ〔第１３図（ｆ）〕である。

スルーしたデータは、ディスティネーション・ラッチ３
０９に保持され、そのデータＤＬ（第１３図（ｇ）〕に
したがってプリチャージされている入出力用ライト・バ
ス３０９はディスチャージされ、そのデータはＷＢＵＳ
　［第１３図（ｈ）］となる。次に、確立されたＷＢＵ
Ｓをキャプチャ信号に同期した同期キャプチャ信号ＣＰ
Ｓ　（第１３図（ｎ）〕がＩＩ　Ｏ７１午の場合にキャブ９ヤ・レジスタへ第２のクロック信号φ
２　〔第１３図（ｂ）〕がｔｌ　Ｉ　ＩＩの期間に書き
込む動作を行い、データの転送を終了する。

第１０図はカウンタ／タイマのデータとコンベア・レジ
スタのデータを比較し、その比較結果にもとづいて出力
信号の制御を行う処理（ＣＭＰ）を示したものである。

そのタイミングを第１３図の（ｎ）に示す、第１のクロ
ック信号φｌ　〔第１３図（ａ）〕が１１１　＃）の期
間、第１および第２の入出力用リード・バス３１６，３
１７の内容ＲＢＵＳＩ　Ｃ第１３図（ｃ））、ＲＢＵＳ
２　Ｃ第１３図（ｉ）〕はプリチャージの状態となる。

次の第２のクロック信号φ２　〔第１３図（ｂ）〕が“
１”の期間、カウンタとなるレジスタのデータＣＮＴに
よって第１の入出力用リード・バス３１６はディスチャ
ージされ、第１の入出力用リード・バス３１６のデータ
ＲＢＵＳ　１にはデータＣＮＴが確立される。また、第
１の入出力用リード・バス３１６と同様に、第２のクロ
ック信号φ２が１１１１＋の期間、比較のデータとなる
コンベア・レジスタのデータＧＯＭＰ　［第１３図（ｅ
）］によって、第２の入出力用リード・バス３１７はデ
ィスチャージされ、第２の入出力用リード・バス３１７
のデータＲＢＵＳ２にはデータＣＯＭＰが確立される。

第１の入出力用リード・バス３１６のデータＲＢＵＳ　
１は、第１のソース・ラッチ３０６へ取り込まれ、その
データＳＬＸ　［第１３図（ｄ）］は、第２のクロック
信号φ２の立ち下りで確立されると同時に、第２の入出
力用リード・バス３１７のデータＲＢＵＳ２は、第２の
ソース・ラッチ３０７へ取り込まれ、そのデータｓｒ、
ｙ（第１３図（ｅ）〕は、第２のクロック信号φ２の立
ち下りで確立される。

ＡＵ３０８は第２のクロック信号φ２が′１″の期間、
プリチャージの状態にあり、第１のクロック信号φ１が
１１１　Ｉｔの期間に、第１のソース・ラッチ３０６と
第２のソース・ラッチ３０７のデータがＡＵ３０８へ入
力され、データの大小が比較される。その比較結果は出
力用ラッチ群３１０のラッチに保持され、ＯＵＴ　［第
１３図（ｍ）〕となり、このＯＵＴがパルス出力信号で
ある。

第１４図はパルス入出力基本処理（第５図〜第１０図）
を組合わせたときの一例を示すパルス幅制御処理を示し
たものである。一定周期の外部クロック信号を計数する
タイマを一定周期のリセット信号によってリセットを行
い、さらに、コンベアーレジスタのデータと比較を行い
、大小によってパルス出力信号を制御する。この場合、
必要なパルス入出力基本処理は、フリーランニング・カ
ウンタ／タイマの処理（ＦＲＣ）、リセット処理（ＲＥ
Ｓ）と比較処理（ＣＭＰ）である。この３つの処理を組
合わせることでパルス幅制御処理を行うことができる。

第１５図は各基本処理の命令を３ビツトのコードで表わ
したものである。

次に、第１４図のパルス幅制御を第１５図の命令コード
を使用して処理するための命令記述の具体例を第１６図
に示す。

パルス幅制御に必要な処理の命令は、ＣＰＵ２００から
プログラムのイニシャライズ時にタスク−レジスタ群３
０３ヘデータ・バス１０３を介して書き込まれる。

ここで、レジスタ群３０５のレジスタ本数は１６本、入
出力ピンも１６本とする。第１４図のタイマをレジスタ
群３０５のレジスタ＃０、コンベア・レジスタをレジス
タ群３０５のレジスタ＃１とする。また、外部クロック
信号を入力群３１５のピンガ０．リセツト信号を入力群
３１５のピン＃１へ入力し、パルス出力信号を出力用ラ
ッチ群３１０のピン＃２に出力するものとする。

第１６図はタスク・レジスト群３０３の内容を示してお
り、タスク・レジストの数はタスク番号０〜１５の１６
タスクである。タスク番号０〜２が第１４図のパルス幅
制御の処理を行い、タスク番号０は、レジスタ＃０をタ
イマとし、入出力ピン＃０の外部クロック信号で計数す
るフリーランニング・カウンタ／タイマの処理である。

タスク番号１は、レジスタ＃Ｏのタイマを入出力ピン＃
１のリセット信号でリセットする処理である。また、タ
スク番号２は、レジスタ＃０のタイマとレジスタ＃１の
コンベア・レジスタを比較し、その大小判定により、入
出力ピン＃２へ出力し、パルス出力信号とする処理であ
る。これら３つのタスクであるタスク番号Ｏ〜２によっ
て第１４図のパルス幅制御を行うことができる。

また、タスク番号３は、レジスタ＃２をタイマとし、入
出力ピン＃３の外部クロック信号を入出力ピン＃４のゲ
ート信号で計数するゲート・コントロール信号付カウン
タ／タイマの処理である。

タスク番号１５は、レジスタ＃４をタイマとし、レジス
タ＃５のキャプチャ・レジスタへ入出力ピン＃６のサン
プリング信号にてデータを転送する処理である。

以上のタスク番号Ｏ〜１５の処理が逐次実行されて、種
々の処理が可能となる。

〔発明の効果〕

以上説明したように、本発明によれば、カウンタ／タイ
マの本数、キャプチャ・レジスタおよびコンベアーレジ
スタの本数が固定でなく、命令のフォーマット中で指定
することにより自由に設定できるので、各種機器の制御
に応用可能であり、また、入出力ピンについても命令で
設定できるので有効活用をはかることができ、さらに、
パルス入出力処理の基本処理機能の命令体系によって、
複雑なパルス入力処理をＣＰＵの負担を少なくして動作
させることができるという効果がある。

【図面の簡単な説明】

第１図は本発明のパルス入出力処理装置の一実施例を示
す概略ブロック図、第２図は第１図のパルス入出力処理
装置をマイクロコンピュータの周辺装置として位置付け
した場合の構成を示す図。第３図は本発明のパルス入出力処理装置の一実施例を示
す詳細ブロック図、第４図はパルス入出力処理のための
一実施例を示す命令フォーマット図、第５図はフリーラ
ンニング・カウンタ／タイマの処理図、第６図はゲート
・コントロール信号付カウンタ／タイマの処理図、第７
図はアップ・ダウン・カウンタ／タイマの処理図、第８
図はカウンタ／タイマのリセット処理図、第９図はキャ
プチャ処理図、第１０図は比較処理図、第１１図は計数
動作タイミング図、第１２図はリセット動作タイミング
図、第１３図はデータ転送動作および比較動作タイミン
グ図、第１４図はパルス幅制御図、第１５図は基本処理
命令コード図、第１６図はタスク・レジスタ群の命令記
述の一例を示す図である。１００・・・入出力タスクレジスタ部、１０１・・・タ
スクデコーダ部、１０２・・・入出力演算部、１０３・
・・データ・バス、１０４・・・コントロール・バス。２００・・・中央演算処理部、２０１・・・データ・メ
モリ部、２０２・・・プログラム・メモリ部、３０１・
・・入出力タスク信号発生回路、３０２・・・タスク・
アドレス・デコーダ、３０３・・・タスク・レジスタ群
、３０４・・・入出力演算デコーダ、３０５・・・レジ
スタ群、３０６・・・第１のソース・ラッチ、３０７・
・・第２のソース・ラッチ、３０８・・・ＡＵ、３０９
・・・ディスティネーション・ラッチ、３１０・・・出
力用ラッチ群、３１１・・・ライト・データ・バッファ
。３１２・・・リード・データ・バッファ、３１５・・・
入力群、３１６・・・第１の入出力用リード・バス、３
１７・・・第２の入出力用リード・バス、３１８・・・
入出力用ライト・バス、３１９・・・入出力用インター
フェーズ・バス。代理人　弁理士　長崎博男１（− ゞ椙・（ほか１名）筋１　図も（４−図策１の入七力のヒ゛ン沓号　第２の入巴力のビン沓芳わ
５０７ト音“１５７０・７７話−一一−−−−−−−−−−
−−−−−−６６図ケートコントロール信号も］（￥１躬８０リセ・ソト（１−５躬１１図活１２０（ん）Ｒ５Ｔ　　　　　　　　　　　　　　　　　　　
−−−−＼−−−−−ｙ活１３図第１妬口も１５凹

Claims

【特許請求の範囲】１、パルス入出力を処理する演算部と、該演算部を制御
する制御記録部とからなり、前記演算部は、演算装置、
レジスタ群および入出力群から構成し、前記制御記憶部
は、基本命令コード、前記レジスタ群のレジスタ番号お
よび前記入出力群のピン番号を指定できるタスクを設定
してあり、該タスクの組合せをプログラム可能の構成と
してあることを特徴とするパルス入出力処理装置。２、前記制御記憶部は、ある定めた時間でパルス入出力
処理を逐次実行するようにしてある特許請求の範囲第１
項記載のパルス入出力処理装置。３、前記タスクの設定は、マイクロコンピュータにより
行うようにしてある特許請求の範囲第１項または第２項
記載のパルス入出力処理装置。