JPS62126720A - ２重系システムの出力切替装置 - Google Patents
２重系システムの出力切替装置Info
- Publication number
- JPS62126720A JPS62126720A JP26505285A JP26505285A JPS62126720A JP S62126720 A JPS62126720 A JP S62126720A JP 26505285 A JP26505285 A JP 26505285A JP 26505285 A JP26505285 A JP 26505285A JP S62126720 A JPS62126720 A JP S62126720A
- Authority
- JP
- Japan
- Prior art keywords
- output
- slave
- main
- relay
- selection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Detection And Prevention Of Errors In Transmission (AREA)
- Monitoring And Testing Of Exchanges (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、２重系システムにおいて、ディジタル出力
信号を選択的に切替えて出力するための２重系システム
の出力切替装置に関するものである。
信号を選択的に切替えて出力するための２重系システム
の出力切替装置に関するものである。
従来、主系および従系からなる２系統の２重系システム
のディジタル出力信号の切替に用いる２重系システムの
出力切替装置罠は、主系／従系選択リレーの接点により
１点毎に信号を切替える方式（第３図参照）かまたは主
系／従系切替リレーの接点１つから主系バスＺＩＡ＋従
系バスＺｔＳをとシダイオードの突合せにより選択側の
出力が最終出力となる方式（第４図参照）があった。
のディジタル出力信号の切替に用いる２重系システムの
出力切替装置罠は、主系／従系選択リレーの接点により
１点毎に信号を切替える方式（第３図参照）かまたは主
系／従系切替リレーの接点１つから主系バスＺＩＡ＋従
系バスＺｔＳをとシダイオードの突合せにより選択側の
出力が最終出力となる方式（第４図参照）があった。
８ｇ３図において、Ｓは従系選択接点、Ｘ、Ｘは従系選
択リレーおよびその接点、Ａｌ−Ａｎは主系側出力、Ｂ
１〜Ｂｎは従系側出力、几１−）ＵＮは出力リレー、／
１−７２は電源バスである。
択リレーおよびその接点、Ａｌ−Ａｎは主系側出力、Ｂ
１〜Ｂｎは従系側出力、几１−）ＵＮは出力リレー、／
１−７２は電源バスである。
次に１かかる装置の動作について説明をする。
主系側が選択されると従系選択接点Ｓは開となり従系選
択リレーＸは非励磁状態となる。従って、接点Ｘは図の
状態となり、出力リレーＲ，１−ＩｔＮは接点の開閉で
示した主系側の出力信号Ａｒ−ＡｎｌＣよって動作し、
接点の開閉で示した従系側の出力信号Ｂ＋−Ｂｎは無視
される。従系側が選択されると上述の動作とは逆のこと
が起き、出力リレー几１〜■ｔＮは従系側の出力信号Ｂ
ｌ−ＢｎＫよって動作する。
択リレーＸは非励磁状態となる。従って、接点Ｘは図の
状態となり、出力リレーＲ，１−ＩｔＮは接点の開閉で
示した主系側の出力信号Ａｒ−ＡｎｌＣよって動作し、
接点の開閉で示した従系側の出力信号Ｂ＋−Ｂｎは無視
される。従系側が選択されると上述の動作とは逆のこと
が起き、出力リレー几１〜■ｔＮは従系側の出力信号Ｂ
ｌ−ＢｎＫよって動作する。
第４図において、第３図と同符号の部分は第３図と同一
の構成要素で、ｌ！ＩＡは主系電源パス、／ｌＢは従系
電源パス、ＤＡｘ−ＤＡｎは主系側ダイオード、ＤＢ＋
〜Ｄｎｎは従系側ダイオードである。
の構成要素で、ｌ！ＩＡは主系電源パス、／ｌＢは従系
電源パス、ＤＡｘ−ＤＡｎは主系側ダイオード、ＤＢ＋
〜Ｄｎｎは従系側ダイオードである。
次に、かかる装置の動作について説明をする。
主系側が選択されると従系選択接点Ｓは開となり従系選
択リレーＸは非励磁状態となる。従って、接点Ｘは図の
状態となり、主系遡源パス／１人は４源バスｚｌに接続
されると共に従系電源パス／ＩＢは電源パス１１から切
離される。これにより、出力リレー几１％ＲＮは接点の
開閉で示した主系側の出力信号Ａ Ｉ−Ａｎによって動
作し、接点の開閉で示した従系側の出力信号Ｂｌ−Ｂｎ
は無視される。
択リレーＸは非励磁状態となる。従って、接点Ｘは図の
状態となり、主系遡源パス／１人は４源バスｚｌに接続
されると共に従系電源パス／ＩＢは電源パス１１から切
離される。これにより、出力リレー几１％ＲＮは接点の
開閉で示した主系側の出力信号Ａ Ｉ−Ａｎによって動
作し、接点の開閉で示した従系側の出力信号Ｂｌ−Ｂｎ
は無視される。
従系側が選択されると上述の動作とは逆の動作となる。
従来の２重系システムの出力切替装置は以上のように構
成されているので、主系、従系の出力の外部に出力リレ
ーを設ける必要があり、出力リレーの設置、結線の煩雑
化によるコストアップなどの問題点があった。
成されているので、主系、従系の出力の外部に出力リレ
ーを設ける必要があり、出力リレーの設置、結線の煩雑
化によるコストアップなどの問題点があった。
この発明は上記のような問題点を解消するためになされ
たもので、主系のデータ出力および従系のデータ出力の
いずれかの選択用に外部からの選択信号のインターロッ
クをとった後、それらの出力をワイヤードＯＲすること
によって、外部のリレーを除去し、コストの低減ができ
しかも信頼性の向上ができる２重系システムの出力切替
装置を得ることを目的とする。
たもので、主系のデータ出力および従系のデータ出力の
いずれかの選択用に外部からの選択信号のインターロッ
クをとった後、それらの出力をワイヤードＯＲすること
によって、外部のリレーを除去し、コストの低減ができ
しかも信頼性の向上ができる２重系システムの出力切替
装置を得ることを目的とする。
この発明に係る２重系システムの出力切替装置は、主系
、従系の出力の選択用に外部から選択信号を入力するこ
とによう選択信号がＯＮしていないと主系又は従系の出
力を出力出来ないようにし、主系、従系の出力を単純に
ワイヤード０几接続とし、外部リレーを不要としたもの
である。
、従系の出力の選択用に外部から選択信号を入力するこ
とによう選択信号がＯＮしていないと主系又は従系の出
力を出力出来ないようにし、主系、従系の出力を単純に
ワイヤード０几接続とし、外部リレーを不要としたもの
である。
５作 用〕
この発明における２重系システムの切替装置は主系及び
従系の出力が外部からの選択信号によってインターロッ
クがとられ、この選択信号によりいずれかの系のリレー
駆動用電源が選択されて系の出力の許可／阻止が行なわ
れるため、各基の出力をワイヤードＯＲ接続することに
より選択された側の系の出力を最終出力とする。
従系の出力が外部からの選択信号によってインターロッ
クがとられ、この選択信号によりいずれかの系のリレー
駆動用電源が選択されて系の出力の許可／阻止が行なわ
れるため、各基の出力をワイヤードＯＲ接続することに
より選択された側の系の出力を最終出力とする。
以下、この発明の一実抱例を図について説明する。
第１図は２重系システムの出力切替装置の多点出力の内
の１点の出力を代表的例示した図である。
の１点の出力を代表的例示した図である。
図において、Ａ−ＤＯは主系のデータ出力カード、Ｂ−
Ｄｏは従系のデータ出力カード、８人は主系選択信号を
選択接点で示したもの、ＳＢは従系選択信号を従系選択
接点で示したもの、ＲＡおよびＲＡはリレー駆動’ｉｔ
源バス間で主系選択接点８ＡＫ直列接続された主系出力
リレーおよび主系出力を示すその接点、ＲａおよびＲＢ
はリレー駆動電源パス間で従系選択接点Ｓａに直列接続
された従系出力リレーおよび従系出力を示すその接点で
ある。
Ｄｏは従系のデータ出力カード、８人は主系選択信号を
選択接点で示したもの、ＳＢは従系選択信号を従系選択
接点で示したもの、ＲＡおよびＲＡはリレー駆動’ｉｔ
源バス間で主系選択接点８ＡＫ直列接続された主系出力
リレーおよび主系出力を示すその接点、ＲａおよびＲＢ
はリレー駆動電源パス間で従系選択接点Ｓａに直列接続
された従系出力リレーおよび従系出力を示すその接点で
ある。
主系出力Ｒ，Ａすなわち選択接点ＲＡおよび従系出力６
すなわち選択接点前はワイヤードＯＲ回路を構成するよ
うに接続されており、又、主系出力リレーＲＡは主系の
出力データカードＡ−Ｄｏに設けられ、従系出力リレー
几Ｂは従系の出力データカードＢ−ＤＯ［設けられてい
る。
すなわち選択接点前はワイヤードＯＲ回路を構成するよ
うに接続されており、又、主系出力リレーＲＡは主系の
出力データカードＡ−Ｄｏに設けられ、従系出力リレー
几Ｂは従系の出力データカードＢ−ＤＯ［設けられてい
る。
第２図は一般的な２重系システムを示すブロック図であ
る。同図において、１は主系、１人は例えばメモリを内
蔵した中央処理装置（ＣＰＵ）からなる主系コントロー
ラ、１Ｂは主系コントローラ１人の入出力用のインター
フェースとしてのプロセスＩ１０．２は従系、２人は例
えばメモリを内蔵したＣＰＵからなる従系コントローラ
、２Ｂは従系コントローラ２人の入出力用のインターフ
ェースとしてのプロセスＩ１０である。また、３はプロ
セスｌ１０１Ｂ又は同２Ｂのいずれかからデータを受け
て出力する第１図に示した出力切替装置、４は２重系選
択ロジックであり、ロジック回路からなり上述の主系選
択信号ＳＡ又は従系選択信号ＳＢを出力切替装置３に出
力する。この２重系選択ロジック４はインターロックに
より主系選択信号８人および従系選択信号ＳＢのどちら
か一方を出力している時に他方を出力しないようになっ
ている。
る。同図において、１は主系、１人は例えばメモリを内
蔵した中央処理装置（ＣＰＵ）からなる主系コントロー
ラ、１Ｂは主系コントローラ１人の入出力用のインター
フェースとしてのプロセスＩ１０．２は従系、２人は例
えばメモリを内蔵したＣＰＵからなる従系コントローラ
、２Ｂは従系コントローラ２人の入出力用のインターフ
ェースとしてのプロセスＩ１０である。また、３はプロ
セスｌ１０１Ｂ又は同２Ｂのいずれかからデータを受け
て出力する第１図に示した出力切替装置、４は２重系選
択ロジックであり、ロジック回路からなり上述の主系選
択信号ＳＡ又は従系選択信号ＳＢを出力切替装置３に出
力する。この２重系選択ロジック４はインターロックに
より主系選択信号８人および従系選択信号ＳＢのどちら
か一方を出力している時に他方を出力しないようになっ
ている。
次Ｋ、かかる構成の装置の動作について説明する。
主系１（又は従系２）が選択されると、選択接点３人（
又はＳａ ）がＯＮとなり、主系１の出力（又は従系２
の出力） ＫＡ （又はＲＢ ）は主系出力リレーＲＡ
（又は従系出力リレーａＳ ）のリレー、・駆動４源
がＯＮとなるためクロー・ズで出力可能となシ、選択さ
れた側である主系出力Ｒλ（又は従系出力）１．Ｂ ）
が有効となる。選択されていない側である従系２の出力
Ｒａ （又は主系１の出力凡人）は従系出力リレーＲｅ
（又は主系出力リレーＲＡ）のリレー駆動′亀源がＯ
ＦＦとなるためオーブンで出力不可能となり、選択され
ていない側である従系出力蒔（又は主系出力面）が無効
となる。従って、最終出力ＲＯは主系出力ｌｕ人と従系
出力ＩｔｓとをワイヤードＯＲ回路に入力すれば自動的
に選択された側の主系１の出力ＲＡ （又は従系２の出
力Ｒａ）となる。
又はＳａ ）がＯＮとなり、主系１の出力（又は従系２
の出力） ＫＡ （又はＲＢ ）は主系出力リレーＲＡ
（又は従系出力リレーａＳ ）のリレー、・駆動４源
がＯＮとなるためクロー・ズで出力可能となシ、選択さ
れた側である主系出力Ｒλ（又は従系出力）１．Ｂ ）
が有効となる。選択されていない側である従系２の出力
Ｒａ （又は主系１の出力凡人）は従系出力リレーＲｅ
（又は主系出力リレーＲＡ）のリレー駆動′亀源がＯ
ＦＦとなるためオーブンで出力不可能となり、選択され
ていない側である従系出力蒔（又は主系出力面）が無効
となる。従って、最終出力ＲＯは主系出力ｌｕ人と従系
出力ＩｔｓとをワイヤードＯＲ回路に入力すれば自動的
に選択された側の主系１の出力ＲＡ （又は従系２の出
力Ｒａ）となる。
この装置によれば、主系出力と従系出力の切替回路を主
系および従系データ出力カードＡ−ＤＯ。
系および従系データ出力カードＡ−ＤＯ。
Ｂ−Ｄｏの外部に設置する必要はなく、結線だ、すて対
処することができる。又、両データ田カカードＡ−Ｄｏ
、Ｂ−Ｄｏは通ｇ３２点／枚であり、主系１ 、従系２
の選択１百号ＳＡ Ｔ Ｓｓはカード母に１点だけ与え
ればよく、大きな結線増加とはならない。
処することができる。又、両データ田カカードＡ−Ｄｏ
、Ｂ−Ｄｏは通ｇ３２点／枚であり、主系１ 、従系２
の選択１百号ＳＡ Ｔ Ｓｓはカード母に１点だけ与え
ればよく、大きな結線増加とはならない。
なお、上記実施例ではデータ出力カードは選択接点の状
態によりリレー駆動′１源をＯＮ ／ ＯＦ Ｆするも
のとして説明したが、選択接点の状態は、リレー駆動用
のゲート回路に使用してもよい。
態によりリレー駆動′１源をＯＮ ／ ＯＦ Ｆするも
のとして説明したが、選択接点の状態は、リレー駆動用
のゲート回路に使用してもよい。
また、データ出力カードをリレー接点出力として説明し
たが、これもトランジスタのオープンコレクタ出力でも
よい。
たが、これもトランジスタのオープンコレクタ出力でも
よい。
また、主系又は従系選択信号には各基の自己診断結果に
よりインターロックがとられ、異常時には選択信号をＯ
ＦＦとして出力を出さないようにしている。
よりインターロックがとられ、異常時には選択信号をＯ
ＦＦとして出力を出さないようにしている。
以上のようＫ、この発明によれば、出力カードの信号を
単にワイヤードＯＲとするように構成したので、外部に
出力切替用のリレー、ダイオード等が不要となり装置が
安価にでき、また信頼性の高いものが得られる効果があ
る。
単にワイヤードＯＲとするように構成したので、外部に
出力切替用のリレー、ダイオード等が不要となり装置が
安価にでき、また信頼性の高いものが得られる効果があ
る。
第１図はこの発明の一実施例による２重系システムの出
力切替装置を示す回路図、第２図は一般的な２重系シス
テムを示すブロック図、第３図および第４図は従来の２
重系システムの出力切替装置の構成図である。 図において、Ａ−ＤＯは主系データ出力カード、Ｂ−Ｄ
ｏは従系データ出力カード、ＲＡは主系出力リレー、几
Ｂは従系出力リレー、ｆ（、人は主系出力、凡Ｂは従系
出力。 なお、図中、同一符号は同一、又は相当部分を示す。 特許出願人 三菱電機株式会社 代理人 弁理士 １）澤 博 昭・ （外２名） Ｋ［Ｊ Ａ−Ｄｏ、主系テ―り出カカート′ Ｂ−ＤＯ０従系斤−タ出力切−ド Ｉ？Ａ、 主糸上ｎりし− ＲＢ、 イ走系七ｎリレー 鵬 主＋七〇 ＲＢ’Ｚｉ系出力 ５Ａ 主系屋耶３盲列 ５８ ： ｆＬ案＆＆−ｆ吉（ 第 ２１！ｆ Ｒ。 １：笠木 ２：従系 ３、−！１．ｎ ｔ’７７’ｆｇ−１ｉＬ４： ｚ中仝
ｌ状ロシー、り
力切替装置を示す回路図、第２図は一般的な２重系シス
テムを示すブロック図、第３図および第４図は従来の２
重系システムの出力切替装置の構成図である。 図において、Ａ−ＤＯは主系データ出力カード、Ｂ−Ｄ
ｏは従系データ出力カード、ＲＡは主系出力リレー、几
Ｂは従系出力リレー、ｆ（、人は主系出力、凡Ｂは従系
出力。 なお、図中、同一符号は同一、又は相当部分を示す。 特許出願人 三菱電機株式会社 代理人 弁理士 １）澤 博 昭・ （外２名） Ｋ［Ｊ Ａ−Ｄｏ、主系テ―り出カカート′ Ｂ−ＤＯ０従系斤−タ出力切−ド Ｉ？Ａ、 主糸上ｎりし− ＲＢ、 イ走系七ｎリレー 鵬 主＋七〇 ＲＢ’Ｚｉ系出力 ５Ａ 主系屋耶３盲列 ５８ ： ｆＬ案＆＆−ｆ吉（ 第 ２１！ｆ Ｒ。 １：笠木 ２：従系 ３、−！１．ｎ ｔ’７７’ｆｇ−１ｉＬ４： ｚ中仝
ｌ状ロシー、り
Claims (1)
- 主系および従系からなる２重系システムの前記各系のデ
ィジタル出力信号を選択的に出力する２重系システムの
出力切替装置において、外部から前記主系および前記従
系のいずれかの系を選択する選択信号を入力することに
より前記選択された系の出力側を伝導状態とし且つ前記
選択されない系の出力側を開放状態にする許容／阻止手
段を前記主系および従系の出力側に各々接続して設け、
前記許容／阻止手段を介した前記主系および前記従系の
互いに対応する前記出力側同士を接続してワイヤードＯ
Ｒ回路を構成したことを特徴とする２重系システムの出
力切替装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26505285A JPS62126720A (ja) | 1985-11-27 | 1985-11-27 | ２重系システムの出力切替装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26505285A JPS62126720A (ja) | 1985-11-27 | 1985-11-27 | ２重系システムの出力切替装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62126720A true JPS62126720A (ja) | 1987-06-09 |
Family
ID=17411910
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26505285A Pending JPS62126720A (ja) | 1985-11-27 | 1985-11-27 | ２重系システムの出力切替装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62126720A (ja) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS547210A (en) * | 1977-06-20 | 1979-01-19 | Nec Corp | Fault monitor system for charging polse generator |
| JPS5972257A (ja) * | 1983-09-12 | 1984-04-24 | Hitachi Ltd | 通信制御装置 |
| JPS6033328A (ja) * | 1983-08-02 | 1985-02-20 | Dowa Mining Co Ltd | リ−ドフレ−ム用銅基合金およびその製造法 |
| JPS60146546A (ja) * | 1984-01-10 | 1985-08-02 | Nec Corp | ワイヤ−ドｏｒ信号切替装置 |
-
1985
- 1985-11-27 JP JP26505285A patent/JPS62126720A/ja active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS547210A (en) * | 1977-06-20 | 1979-01-19 | Nec Corp | Fault monitor system for charging polse generator |
| JPS6033328A (ja) * | 1983-08-02 | 1985-02-20 | Dowa Mining Co Ltd | リ−ドフレ−ム用銅基合金およびその製造法 |
| JPS5972257A (ja) * | 1983-09-12 | 1984-04-24 | Hitachi Ltd | 通信制御装置 |
| JPS60146546A (ja) * | 1984-01-10 | 1985-08-02 | Nec Corp | ワイヤ−ドｏｒ信号切替装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS61141065A (ja) | 画像表示信号発生装置 | |
| US8086771B2 (en) | TCET expander | |
| JPS62126720A (ja) | ２重系システムの出力切替装置 | |
| US5638009A (en) | Three conductor asynchronous signaling | |
| US5280596A (en) | Write-acknowledge circuit including a write detector and a bistable element for four-phase handshake signalling | |
| KR0141288B1 (ko) | 내부버스 확장형태를 갖는 이중화된 제어장치 | |
| US6956404B2 (en) | Driver circuit having a plurality of drivers for driving signals in parallel | |
| JP3635810B2 (ja) | シーケンサのｉ／ｏ切り替え装置 | |
| SU297130A1 (ru) | Дешифратор на кг'иотронах | |
| JPH0710421Y2 (ja) | 出力デ−タ制御回路 | |
| JPH0385603A (ja) | 信号処理方式 | |
| JP2819516B2 (ja) | 冗長化制御装置 | |
| JPS60191339A (ja) | 冗長化デイジタル式制御装置 | |
| JPH0536853U (ja) | ゲートアレー | |
| JPS61246803A (ja) | プログラマブル・コントロ−ラ | |
| JPS6264294A (ja) | 信号方式変換回路 | |
| JPS58186804A (ja) | シ−ケンスコントロ−ラ | |
| JPS6027431B2 (ja) | デイジタル出力選択回路 | |
| JPS6345664A (ja) | Ｉ／ｏ装置 | |
| JPH01242294A (ja) | 半導体記憶装置 | |
| JPH01140302A (ja) | プログラマブル・コントローラのｉ／ｏモジュール | |
| JPH069333B2 (ja) | スイッチ異常検出及び安全装置 | |
| JPS63268016A (ja) | ２重化処理装置 | |
| JPH0743892U (ja) | 出力データ制御回路 | |
| JPH0235554A (ja) | バス回路 |