JPS60146546A - ワイヤ−ドｏｒ信号切替装置 - Google Patents
ワイヤ−ドｏｒ信号切替装置Info
- Publication number
- JPS60146546A JPS60146546A JP279884A JP279884A JPS60146546A JP S60146546 A JPS60146546 A JP S60146546A JP 279884 A JP279884 A JP 279884A JP 279884 A JP279884 A JP 279884A JP S60146546 A JPS60146546 A JP S60146546A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuits
- wired
- signal processing
- interface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/02—Details
- H04L12/10—Current supply arrangements
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、出力をワイヤードＯＲした複数の回路のいず
れかの電源電圧が低下しても、出力信号が誤シとならな
いように保穫するためのワイヤードＯＲ信号切替装置に
関する。
れかの電源電圧が低下しても、出力信号が誤シとならな
いように保穫するためのワイヤードＯＲ信号切替装置に
関する。
（従来技術）
第１図は、従来技術によるワイヤードＯＲ信号切替装置
を示すブロック図である。第１図において、１０−１．
１０−２．−−−−−１０−Ｎはそれぞれ第１〜第ｎの
信号処理回路でめり、これらは制御信号線２−１．２−
２．・・・・豐２−Ｎ上の制御信号によって出力信号の
送出が制御されている。２０−１．２０−２．・脅・・
管２０−Ｎはそれぞれ第１〜第ｎのインタフェース回路
であり、第１〜第ｎの信号処理回路１０−１゜１０−２
．・・・書・１０−Ｎがら第１〜第ｎの信号線６−１．
３−２．・・・Φψ３−Ｎ上に送出された信号をワイヤ
ードＯＲすることが可能な信号に変換するものである。
を示すブロック図である。第１図において、１０−１．
１０−２．−−−−−１０−Ｎはそれぞれ第１〜第ｎの
信号処理回路でめり、これらは制御信号線２−１．２−
２．・・・・豐２−Ｎ上の制御信号によって出力信号の
送出が制御されている。２０−１．２０−２．・脅・・
管２０−Ｎはそれぞれ第１〜第ｎのインタフェース回路
であり、第１〜第ｎの信号処理回路１０−１゜１０−２
．・・・書・１０−Ｎがら第１〜第ｎの信号線６−１．
３−２．・・・Φψ３−Ｎ上に送出された信号をワイヤ
ードＯＲすることが可能な信号に変換するものである。
したがって、第１〜第ｎのインタフェース回路２０−１
．２０−２゜・・・ゆ・２０−Ｎから送出された信号が
ワイヤ−ドＯＲされている。
．２０−２゜・・・ゆ・２０−Ｎから送出された信号が
ワイヤ−ドＯＲされている。
第２図は、従来から使用されてきたインタフェース回路
２０の一例を示す回路図である。第２図において、２０
１は抵抗器Ｒ１，２０２〜２０４はそれぞれ第１〜第３
のダイオードＤ１〜Ｄ３．２０５けトランジスタＴＲＩ
である。第２図において、入力信号線６−１の信号入力
が高レベルの場合には、電流が抵抗２０１を介して第１
および第２のダイオード２０２．２０３に流れ込み、第
２のダイオード２０６に流れる電流は第３のダイオード
２０４を通ってトランジスタ２０５をオンにするため、
出力信号線４上の電位は共通接地電位にほぼ等しいレベ
ルになる。逆に、入力信号線３−１の信号電位が低レベ
ルの場合には、電流は抵抗２０１全通してダイオード２
０２に流れ込むが、ダイオード２０６には流れ込まない
ため、トランジスタ２０５はオフのままで、出力信号線
４けオープンに保たれる。第１〜第ｎのインタフェース
回路２０−１ 、２０−２ 、・・−・・２〇−Ｎでは
、出力信号線４上の信号極性が入力信号線３−１゛上の
信号極性と反転しているため、第１〜第ｎのインタフェ
ース回路２０−１ 、２０−２ 。
２０の一例を示す回路図である。第２図において、２０
１は抵抗器Ｒ１，２０２〜２０４はそれぞれ第１〜第３
のダイオードＤ１〜Ｄ３．２０５けトランジスタＴＲＩ
である。第２図において、入力信号線６−１の信号入力
が高レベルの場合には、電流が抵抗２０１を介して第１
および第２のダイオード２０２．２０３に流れ込み、第
２のダイオード２０６に流れる電流は第３のダイオード
２０４を通ってトランジスタ２０５をオンにするため、
出力信号線４上の電位は共通接地電位にほぼ等しいレベ
ルになる。逆に、入力信号線３−１の信号電位が低レベ
ルの場合には、電流は抵抗２０１全通してダイオード２
０２に流れ込むが、ダイオード２０６には流れ込まない
ため、トランジスタ２０５はオフのままで、出力信号線
４けオープンに保たれる。第１〜第ｎのインタフェース
回路２０−１ 、２０−２ 、・・−・・２〇−Ｎでは
、出力信号線４上の信号極性が入力信号線３−１゛上の
信号極性と反転しているため、第１〜第ｎのインタフェ
ース回路２０−１ 、２０−２ 。
・・・・・２０−Ｎからの入力信号線’３−１．３−２
．・・・・＠６−Ｎ上の入力信号の極性は、第１〜第ｎ
の信号処理回路１０−１，１０７−２゜・・・・・１０
−Ｎによシ反転している。
．・・・・＠６−Ｎ上の入力信号の極性は、第１〜第ｎ
の信号処理回路１０−１，１０７−２゜・・・・・１０
−Ｎによシ反転している。
以上、４１〜第ｎのインタフェース２０−ｉ。
２０−２．・・争・−２０−Ｎを使用することにより、
入力信号線６−１上の入力信号を除き、他のすべての入
力信号線３−２．・＠鎗・・ろ−Ｎ上の入力信号を低レ
ベルに固定すると、第２〜第ｎのインタフェース回路２
０−２ 、−−・・２０−Ｎの出力端はすべてオーブン
となるため、第１のインタフェース回路２０−ｊの出力
信号に対してワイヤードＯＲすることが可能である。？
：、た、第１〜第ｎのインタフェース回路２０−１，２
０２．１ｌｑＩＩＩＩ争２０−Ｎの入力信号線ｉ３ １
゜ろ−２，・・・Φ・６−Ｎ上の入力信号を制御信号線
２−１．２−２．・・・−−２−Ｎ上の制御信号によっ
て低レベルに固定できれば、任意のインタフェース回路
の出力信号を制御信号により切替えて出力信号線４にワ
イヤードＯＲ接続することができる。
入力信号線６−１上の入力信号を除き、他のすべての入
力信号線３−２．・＠鎗・・ろ−Ｎ上の入力信号を低レ
ベルに固定すると、第２〜第ｎのインタフェース回路２
０−２ 、−−・・２０−Ｎの出力端はすべてオーブン
となるため、第１のインタフェース回路２０−ｊの出力
信号に対してワイヤードＯＲすることが可能である。？
：、た、第１〜第ｎのインタフェース回路２０−１，２
０２．１ｌｑＩＩＩＩ争２０−Ｎの入力信号線ｉ３ １
゜ろ−２，・・・Φ・６−Ｎ上の入力信号を制御信号線
２−１．２−２．・・・−−２−Ｎ上の制御信号によっ
て低レベルに固定できれば、任意のインタフェース回路
の出力信号を制御信号により切替えて出力信号線４にワ
イヤードＯＲ接続することができる。
一方、前記ワイヤードＯＲ切替装置において、信号を出
力していないブランチ回路の電源線、例えば第１の電源
線１−１の電圧が障害により低下すると、第１の信号処
理回路１０−１の出力信号線ろ一１上の信号ブパ高イン
ピーダンスになることがある。一方、第１のインタフェ
ース回路２〇−１は第１の信号処理回路１０−１に比べ
て低い電圧でも正常に動作するため、第１の信号処理回
路１０−１が正常に動作せず、第１のインタフェース回
路２０−１が正常に動作するという状態が生ずることが
ある。このとき、電流が第２のダイオード２０６に流れ
込み、トランジスタ２０５プバオンして第１のインタフ
ェース回路２０−１の出力が共通接地電位に等しくなる
ため、たとえ他のインタフェースの出力信号が高レベル
であっても、ワイヤーＦＯＲ’にとった場合には信号線
４上の信号は低レベルとなり、信号が誤りとなってしま
うという欠点があった。
力していないブランチ回路の電源線、例えば第１の電源
線１−１の電圧が障害により低下すると、第１の信号処
理回路１０−１の出力信号線ろ一１上の信号ブパ高イン
ピーダンスになることがある。一方、第１のインタフェ
ース回路２〇−１は第１の信号処理回路１０−１に比べ
て低い電圧でも正常に動作するため、第１の信号処理回
路１０−１が正常に動作せず、第１のインタフェース回
路２０−１が正常に動作するという状態が生ずることが
ある。このとき、電流が第２のダイオード２０６に流れ
込み、トランジスタ２０５プバオンして第１のインタフ
ェース回路２０−１の出力が共通接地電位に等しくなる
ため、たとえ他のインタフェースの出力信号が高レベル
であっても、ワイヤーＦＯＲ’にとった場合には信号線
４上の信号は低レベルとなり、信号が誤りとなってしま
うという欠点があった。
（発明の目的）
本発明の目的は、それぞれ信号処理装置と、インタフェ
ース回路とに加えて電源切断検出回路とを備えた複数の
系から成立ち、それぞれの系のインタフェース回路の出
力をワイヤードＯＲ切替装置して出力することによりイ
ンタフェース回路に供給される電源電圧が障害により低
下した場合には検出すると共に、該当するインタフェー
ス回路への電源の供給を止めるようにして上記欠点を除
去し２、上記の影響により出力信号が誤りとなるのを防
止するように構成したワイヤードＯＲ信号切替装↑θを
提供するととＫある。
ース回路とに加えて電源切断検出回路とを備えた複数の
系から成立ち、それぞれの系のインタフェース回路の出
力をワイヤードＯＲ切替装置して出力することによりイ
ンタフェース回路に供給される電源電圧が障害により低
下した場合には検出すると共に、該当するインタフェー
ス回路への電源の供給を止めるようにして上記欠点を除
去し２、上記の影響により出力信号が誤りとなるのを防
止するように構成したワイヤードＯＲ信号切替装↑θを
提供するととＫある。
（発明の構成）
本発明によるワイヤードＯＲ信号切替装置は複数の信号
処理回路と、複数のインタフェース回路と、複数の電源
切断検出回路とを具備して構成したものである。
処理回路と、複数のインタフェース回路と、複数の電源
切断検出回路とを具備して構成したものである。
複数の信号処理回路は、制御信号による制御のもとで出
力信号の送出が制御畑れるものでるる。
力信号の送出が制御畑れるものでるる。
複数のインタフェース回路は、出力信号を入力してワイ
ヤードＯＲが可能な信号に変換するための複数の信号処
理回路のでれそれに対応したものである。
ヤードＯＲが可能な信号に変換するための複数の信号処
理回路のでれそれに対応したものである。
複数の電源切断検出回路は、複数のインタフェース回路
のそれぞれに供給される電源電圧の低下をそれぞれ個々
に検出して、該当する複数のインタフェース回路のそれ
ぞれに対する電源電力の供給を停止するための複数のイ
ンタフェース回路に対応したものである。
のそれぞれに供給される電源電圧の低下をそれぞれ個々
に検出して、該当する複数のインタフェース回路のそれ
ぞれに対する電源電力の供給を停止するための複数のイ
ンタフェース回路に対応したものである。
本発明においては、複数のインタフェース回路の出力信
号のワイヤードＯＲ′５Ｌ：とるため、ワイヤードＯＲ
接続を実施して構成したものである。
号のワイヤードＯＲ′５Ｌ：とるため、ワイヤードＯＲ
接続を実施して構成したものである。
（実施例）
次に、本発明について図面を参照して詳細に説明する。
第１の側の現用系と第２の側の予備系とから成り、本発
明によって構成したワイヤードＯＲ信号切替装置の一実
施例を第３図に示す。第３図において、１０−１ 、１
０−２はそれぞれ制御信号線２−１．２−２上の制御信
号によって出力信号の送出が制御されている第１および
第２の信号処理回路である。２０−１ 、２Ｏ−２１ｄ
それぞれ第１および第２の信号処理回路１Ｑ−１，１０
−２から入力信号線３−１．３−２’ｒ介して加えられ
る入力信号をワイヤードＯＲが可能力信号に変換するた
めの第１および第２のインタフェース回路である。３０
−］、、ろ０−２はそれぞれ第１および第２の電源線１
−１．１−２の電圧が低下して、第１および第２の信号
処理回路１０−１．１０−２が正常に動作しなくなる前
に、第１および８Ｐ２のインタフェース回路２０−１．
２０−２への電源の供給を停止し、第１および第２のイ
ンタフェース回路２０−１．２０−２の出力を高インピ
ーダンスにするための第１および第２の電源切断検出回
路である。
明によって構成したワイヤードＯＲ信号切替装置の一実
施例を第３図に示す。第３図において、１０−１ 、１
０−２はそれぞれ制御信号線２−１．２−２上の制御信
号によって出力信号の送出が制御されている第１および
第２の信号処理回路である。２０−１ 、２Ｏ−２１ｄ
それぞれ第１および第２の信号処理回路１Ｑ−１，１０
−２から入力信号線３−１．３−２’ｒ介して加えられ
る入力信号をワイヤードＯＲが可能力信号に変換するた
めの第１および第２のインタフェース回路である。３０
−］、、ろ０−２はそれぞれ第１および第２の電源線１
−１．１−２の電圧が低下して、第１および第２の信号
処理回路１０−１．１０−２が正常に動作しなくなる前
に、第１および８Ｐ２のインタフェース回路２０−１．
２０−２への電源の供給を停止し、第１および第２のイ
ンタフェース回路２０−１．２０−２の出力を高インピ
ーダンスにするための第１および第２の電源切断検出回
路である。
第３図において、第１の側の現用系１００からの出力信
号と第２の側の予備系２００からの出力信号とはワイヤ
ードＯＲされている。第１および第２の信号処理回路１
（Ｊ−１、１０，−２、ならびに第１および第２のイ
ンタフェース回路２０−１゜２０−２はそれぞれ第１図
における同様の回路と同等の機能を有するものである。
号と第２の側の予備系２００からの出力信号とはワイヤ
ードＯＲされている。第１および第２の信号処理回路１
（Ｊ−１、１０，−２、ならびに第１および第２のイ
ンタフェース回路２０−１゜２０−２はそれぞれ第１図
における同様の回路と同等の機能を有するものである。
本実施列によるワイヤーＦＯＲ信号切替装置においては
、第１の側の現用系１００、あるいは第２の側の予備系
２００のいずれかの出力が開放され、他方の信号が出力
されるように制御信号線２−１．２−２上の制御信号に
より切替えている。
、第１の側の現用系１００、あるいは第２の側の予備系
２００のいずれかの出力が開放され、他方の信号が出力
されるように制御信号線２−１．２−２上の制御信号に
より切替えている。
通常は、第２の側の予備系２００の第２のインタフェー
ス回路２０−２の出力が開放され、第１の側の現用系１
００の第１のインタフェース回路２０−１の信号が出力
されるように制御している。
ス回路２０−２の出力が開放され、第１の側の現用系１
００の第１のインタフェース回路２０−１の信号が出力
されるように制御している。
この場合に、例えば第２の側の予備系２００の第２のイ
ンタフェース回路２０−２の電源電圧が障害により低下
すると、第１の信号処理回路１〇−２の出力が高インピ
ーダンスになるよりも早く、第２の電源切断検出回路ろ
０−２が動作して、第２のインタフェース回路２０−２
への電源の供給が停止され、第２のインタフェース回路
２０−２の出力が高インピーダンス状態になるため、第
１の側の現用系１００の出力信号線４は何らの影響を受
けない。
ンタフェース回路２０−２の電源電圧が障害により低下
すると、第１の信号処理回路１〇−２の出力が高インピ
ーダンスになるよりも早く、第２の電源切断検出回路ろ
０−２が動作して、第２のインタフェース回路２０−２
への電源の供給が停止され、第２のインタフェース回路
２０−２の出力が高インピーダンス状態になるため、第
１の側の現用系１００の出力信号線４は何らの影響を受
けない。
（発明の効果） ・
以上説明したように本発明は、それぞれ信号処理装置と
、インタフェース回路とに加えて雷１源切断検出回路−
とを備えだ複数の系から成立ち、それぞれの系のインタ
フェース回路の出力をワイヤードＯＲ接続して出力する
ことにより、インタフェース回路に供給される電源電圧
が障害により低下した場合には、これを検出すると共に
、該当するインタフェース回路への電源の供給を止める
ようにして、電源電圧が障害によって低下しても出力信
号に誤りが生ずるのを防ぐことができるという効果があ
る。
、インタフェース回路とに加えて雷１源切断検出回路−
とを備えだ複数の系から成立ち、それぞれの系のインタ
フェース回路の出力をワイヤードＯＲ接続して出力する
ことにより、インタフェース回路に供給される電源電圧
が障害により低下した場合には、これを検出すると共に
、該当するインタフェース回路への電源の供給を止める
ようにして、電源電圧が障害によって低下しても出力信
号に誤りが生ずるのを防ぐことができるという効果があ
る。
第１図は、従来技術によるワイヤードＯＲ信号切替装置
の一例を示すブロック図である。 第２図は、第１図におけるインクフェース回路の一列を
示す回路構成図である。 第３図は、本発明によるワイヤーＦＯＲ信号切替装置の
一実施例を示すブロック図である。 １０−１．１０−２．・儂・１０−Ｎ ・・・信号処理
回路２０−１ 、２０−２ 、・・・２Ｏ−Ｎ−善・イ
ンタフェース回路 ３０−１ 、３０−２ 、拳・・６０−Ｎ ・・・電源
切断検出回路 ２０１・・・・・抵抗器 ２０２〜２０４・・のダイオード ２０５・・・φ・トランジスタ １００．２００・・・・・系 第１図 才２図 ス・３図 ００
の一例を示すブロック図である。 第２図は、第１図におけるインクフェース回路の一列を
示す回路構成図である。 第３図は、本発明によるワイヤーＦＯＲ信号切替装置の
一実施例を示すブロック図である。 １０−１．１０−２．・儂・１０−Ｎ ・・・信号処理
回路２０−１ 、２０−２ 、・・・２Ｏ−Ｎ−善・イ
ンタフェース回路 ３０−１ 、３０−２ 、拳・・６０−Ｎ ・・・電源
切断検出回路 ２０１・・・・・抵抗器 ２０２〜２０４・・のダイオード ２０５・・・φ・トランジスタ １００．２００・・・・・系 第１図 才２図 ス・３図 ００
Claims (1)
- 制御信号の制御のもとで出力信号を送出することかでき
る複数の信号処理回路と、前記出力信号を入力してワイ
ヤードＯＲが可能な信号に変換するための前記複数の信
号処理回路のそれぞれに対応した複数のインタフェース
回路と、前記複数のインクフェース回路のそれぞれに供
給される電源電圧の低下をそれぞれ個々に検出して、該
当する前記複数のインタフェース回路のそれぞれに対し
て電源電力の供給を停止するための前記複数のインタフ
ェース回路に対応した複数の電源切断検出回路とを具備
して、前記枚数のインタフェース回路の前記出力信号の
ワイヤードＯＲをとるためのワイヤードＯＲ接続を実施
して構成したことを特徴とするワイヤードＯＲ信号切替
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP279884A JPS60146546A (ja) | 1984-01-10 | 1984-01-10 | ワイヤ−ドｏｒ信号切替装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP279884A JPS60146546A (ja) | 1984-01-10 | 1984-01-10 | ワイヤ−ドｏｒ信号切替装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60146546A true JPS60146546A (ja) | 1985-08-02 |
Family
ID=11539391
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP279884A Pending JPS60146546A (ja) | 1984-01-10 | 1984-01-10 | ワイヤ−ドｏｒ信号切替装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60146546A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62126720A (ja) * | 1985-11-27 | 1987-06-09 | Mitsubishi Electric Corp | ２重系システムの出力切替装置 |
-
1984
- 1984-01-10 JP JP279884A patent/JPS60146546A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62126720A (ja) * | 1985-11-27 | 1987-06-09 | Mitsubishi Electric Corp | ２重系システムの出力切替装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8392626B2 (en) | Programmable channel circuit for coupling signals between field devices and control systems | |
| US7495356B2 (en) | Dual power supply system | |
| JPH0669232B2 (ja) | スイッチングアレイ | |
| US20090315395A1 (en) | Fieldbus system with shared redundancy system | |
| US5357491A (en) | Clock selection control device | |
| JPS60146546A (ja) | ワイヤ−ドｏｒ信号切替装置 | |
| US11408917B2 (en) | Redundant current-measuring arrangement with detection of interruptions of an electric circuit | |
| JP3570334B2 (ja) | 系切替装置 | |
| DE60033853D1 (de) | Fehlertolerantes system | |
| JPH1079963A (ja) | 伝送装置間インタフェースにおけるフェイルセーフ回路 | |
| JPS601992B2 (ja) | ジヤンクタチエツクシステム | |
| JP2581419B2 (ja) | 伝送装置、及び伝送装置によるプロテクション方法 | |
| JPS6122364Y2 (ja) | ||
| JP2548063Y2 (ja) | 多分配装置 | |
| WO2023061586A1 (en) | An arrangement comprising energy storage units and a related method | |
| JP3578941B2 (ja) | 多出力低電圧回路における故障検出回路 | |
| JPH0229267B2 (ja) | Dengenshogaitsuchihoshiki | |
| JPS62282315A (ja) | 冗長化電源装置 | |
| JPH05199678A (ja) | パッケージ用電源供給方式 | |
| JPS645339B2 (ja) | ||
| JPS60180340A (ja) | 送信系統切替制御装置 | |
| JPS63240145A (ja) | デイジタル信号伝送方式 | |
| JPS5935242A (ja) | 切替制御方式 | |
| JPH08242271A (ja) | 系切替え装置 | |
| JPS61224757A (ja) | 通信制御装置切換制御方式 |