JPS62126715A

JPS62126715A - 信号変換回路

Info

Publication number: JPS62126715A
Application number: JP60264882A
Authority: JP
Inventors: Yasuhide Mogi; 茂木　康秀; Nobuo Azuma; 信雄東
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1985-11-27
Filing date: 1985-11-27
Publication date: 1987-06-09

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔発明の利用分野〕本発明は、マイクロコンピュータの入力部に用いる信号
変換回路に係わシ、特に、ＰＷＭ　（パルス幅変調）信
号をディジタル信号へ変換するに好適７ト信ｉ１ζ楡１
）鰭ｒ摩トナ入− 〔発明の背景〕ディジタル技術の進歩によシ、従来、アナログ制御が主
でめった種々の制御システムもディジタル制御へと移行
しつつあるが、例えば、直流モータ制御などのように、
完全くはディジタル化が困難なシステム釦おいては５ア
ナログ制御の部分が残されている場合が多い。このよう
なアナログ・ディジタル制御が混在している制御システ
ムでは。

アナログ信号からディジタル信号へ、またはディジタル
信号からアナログ信号へのインターフェースが必要であ
って、特に、マイクロコンビ晟−タを用いる制御システ
ムでは、ディジタル信号への信号変換が不可欠である。

他方、マイクロコンピュータへの入力部に用いられる信
号変換回路としては１例えば、特開昭５７−５２０２６
号公報などに開示されるアナログ・ディジタル変換回路
が良く知られておシ、更Ｋ。

特開昭５７−１４３９２０号公報に示されるように、マ
イクロコンピュータにアナログ瞳ディジタル管拗回路を
内ｗ！シていふ叡の〒１丸しかしながら、これらの信号
変換回路は、アナログ・ディジタル変換器やフィルタな
どの複雑な構成の電子回路を必要とするために、一般に
、主要部品であるマイクロコンピュータのＭＳＩや他の
ＩＣＫ比べて規模が大きく割高で、前述のようなアナロ
グ・ディジタル制御が混在する制御システム全体を大規
模にするとともに、そのコストは非常に高いものＫなっ
てしまう。

〔発明の目的〕

本発明の目的は、上記従来技術の問題点を解消し、ＰＷ
Ｍ信号をマイクロコンピュータに取込む場合に好適な信
号変換回路を提供することＫある。

〔発明の概要〕

上記目的を達成するために１本発明は、ＰＷＭ信号ノ＠
１）．″Ｏａレベルに応じてクロックパルスを可逆的に
計数し、該ＰＷＭ信号の特定の周期に等しい期間毎の該
計数値を得、この屓次の計数値を該ＰＷＭ信号のディジ
タル信号とする点に特徴がある。

〔発明の実施例〕

まず、本発明を適用可能な８ミリビデオと称する回転ヘ
ッドヘリカルスキャン形ＶＴＲのシステムについて述べ
る。

８ミリビデオでは１％開昭５３−１）６１２０号公報に
見られるように、４周波パイロット信号を映像信号など
に重畳してビデオトラックに記録し、再生時Ｋ、このパ
イロット信号からトラッキング誤差信号を形成してトラ
ッキング制御を行うＡ　Ｔ　Ｆ　（Ａｕｔｏｍａｔｉｃ
　Ｔｒａｃｋ　Ｆ’ｉｎｄｉｎｇ　）方式が採用されて
いる。このＡＴＦトラッキング誤差信号は、通常再生時
のトラッキング制御に用いられるのはもとよシ、たとえ
ば１％開昭５９−３４７７５号公報にみられるように、
スチール再生やファインスローなどのいわゆる可変再生
の制御にも用いられる。ここにおいて、ＡＴＦ　）ラッ
キング誤差信号の取込みを行うことが必要であシ、特に
、ディジタル制御を行う場合には、ディジタル信号への
信号変換が必要となる。このとき、ＡＴＦ）ラッキング
誤差信号はＰＷＭ信号と、その平滑信号の二様の形態で
得られるが、この平滑時定数は基本性能を確保するよう
に設定されるため、必ずしも可変速再生に対して最適と
はならない上に、平滑時定数による検出時間の遅れが生
じる。

第７図は本発明が適用可能な８ミリビデオを示す構成図
であって、１０１は磁気テープ、１０２はキャプスタン
、１０３はキャプスタンモータ。

１０４はシリンダ、１０５．１０６はビデオヘッド、１
０７はシリンダモータ、１０８は映倫信号処理回路、１
０９はＰＣＩ音声信号処理回路、１）０は加算器、１）
１はパイロット信号発生回路、１）２は記録増幅器、１
）３はロータリトランス。

１）４はシリンダ速度検出器、１）５はシリンダ周波数
弁別器、１）６はタックヘッド、１）７は位相調整回路
、１）８は基準信号入力端子、１）９は位相比較器、１
２０は加算器、１２１はシリンダモータ駆動回路、１２
２はキャプスタン速度検出器、１２３はキャプスタン周
波数弁別器、１２４は加算器、１２５はキャプスタンモ
ータ駆動回路。

１２６は前置増幅器、１２７はローパスフィルタ。

１２Ｂは周波数変換器、１２９はｒＨ成分検出器、１３
０は５ｆＢ成分検出器、１３１は比較器、１３２はイン
バータ、１３３は切換えスイッチ、１３４はローパスフ
ィルタ、１Ｓ５はシステムコントロール回路、１３６は
可変速再生制御回路、１３７は音声入力端子、１３８は
音声出力端子、１３９は映像入力端子、１４０は映像出
力端子である。

同図において、まず、記録時に、磁気テープ１０１はキ
ャプスタン１０２によって駆動され、矢印の方向に走行
する。このキャプスタン１０２はキャプスタンモータ１
０３によって実Ｍ矢印方向に回転駆動される。一方、シ
リンダ１０４に互いに１８０度離れて取付けられた２つ
のビデオヘッド１０５．１Ｑ６は、シリンダモータ１０
７によって回転駆動され、破線矢印方向に回転する。こ
のシリンダ１０４はテープ１０１の長平方向と傾斜した
回転軸に取付けられておシ、入力端子１５９からの記録
映像信号の垂直同期信号周波数の号の周波数で回転駆動
される。従りてビデオヘッド１ｏ５．１０６はテープ１
０１上倉下から上に向かって斜め方向に交互に走査し、
映像信号とＰＣＭ変換された音声信号などをそれぞれの
ビデオトラックに記録する。このビデオヘッド１０５．
１０６は互いに異なるアジマス角を有しておシ、どのた
めＫ、第８図に示すように、′ガートバンドを設けるこ
となくビデオトラックを順次記録することができる。

映像入力端子１３９に入力された映像信号は映像信号処
理回路１０８に送られて記録映像信号ＶＤとな）、また
、音声入力端子１３７に入力された音声信号はＰＣＭ音
声信号処理回路１０９に送られ、ＰＣＭ変換されて、Ｐ
ＣＭ音声信号ＡＰとなる。記録映倫信号ＶＤとＰＣＭ音
声信号ＡＰは。

パイロット信号発生回路１）１で発生された記録パイロ
ット信号ＰＬと加算器１）０で加算される。

加算器１）０の出力信号は、記録増幅器１）２で増幅さ
れた後、記録信号Ｒ８として、ロータリトランス１）３
を介してビデオヘッド１０５，１０６に供給され、テー
プ１０１上のビデオラックに記録される。

ここで、第８図によシ、各ビデオラックに記録されるパ
イロット信号の周波数について説明する。

このパイロット信号の周波数は、映像信号の水平同期信
号周波数１ｋｆａとすると、例えば、ｆ＋＝４５　　ｆ
Ｂｆ２＝７．５　　ｆＢｆｉ：１α５ｆＩＩ！ｆ４：９．５　　ｆＢのように、映像信号の周波数帯域より低く、かつビデオ
ヘッド１０５．１０６のアジマス角の影響を受けないよ
うな低い周波数に選ばれている。従って、再生時に、ビ
デオヘッド１０５．１０６によって記録ビデオトラック
上を再生走査させると、正しく走査しているビデオトラ
ックに記録されているパイロット信号だけでなく、その
両側圧隣接したビデオトラックからそこに記録されたパ
イロット信号をも再生される。そこで、この両隣接ビデ
オトラックからのパイロット信号の再生レベル差を検出
するととくよって、後述するように、トラッキングずれ
の方向とその大きさを含むトラッキング誤差信号を得る
ことができる。

次Ｋ、再生時の動作を説明する。第７図において、シリ
ンダモータ１０７の回転速度をシリンダ速度検出器１）
４で検出し、この検出信号ＤＦＧをシリンダ周波数弁別
器１）５に送ってシリンダ１０４の回転数に応じた速度
制御電圧ＳＤＤを得る。この速度制御電圧ＳＤＤは加算
器１２０．シリンダモータ駆動回路１２１’ｉ介してシ
リンダモータ１０７に帰還され、これによってほぼ所定
の速度でシリンダ１０４が回転するように速度制御され
る。また、ビデオヘッド１０５，１０６の回転位相をタ
ックヘッド１）６で検出し、この検出信号ＴＰは位相調
整回路１）７に供給されてヘッド位相検出信号ＮＷが形
成される。これは基準信号入力端子１）８の基準信号Ｒ
ＥＦと位相比較器１）９で位相比較され、それらの位相
誤差に応じた信号が加算器１２０．シリンダモータ駆動
回路１２１を介して、シリンダモータ１０７に帰還され
る。これＫよシ、ビデオヘッド１０５．１０６は基準信
号ＲＥＦと位相同期して回転する。

一方、キャプスタンモータ１０３の回転速度をキャプス
タン速度検出器１２２で検出し、こノ検出信号ＣＦＧを
キャプスタン周波数弁別器１２３に供給し、キャプスタ
ン１０２の回転数に応じた速度制御電圧ＳりＣを得る。

この速度制御電圧ＳＤＣは加算器１２４．キャプスタン
モータ駆動回路１２５１に介してキャプスタンモータ１
０３に供給され、これにより、はぼ所定の速度でキャプ
スタン１０２が回転するよう速度制御される。

磁気テープ１０１からビデオヘッド１０５．１０６によ
シ再生された信号は、ロータリトランス１）３を介し、
前置増幅器１２６に供給されて増幅される。増幅された
再生信号ＲＦは、映倫信号処理回路１０８、ＰＣＭ音声
信号処理回路１０９に夫々供給され、再生映像信号、再
生音声信号となって映像出力端子１４０．音声出力端子
１３８から出力される。

一方、前置増幅器１２６の出力信号はローパスフィルタ
１２７に供給され、再生パイロット信号ＰＬが分離され
て周波数変換器１２８に供給される。また、この周波数
変換器１２８には、パイロット信号発生回路１）１から
ローカルパイロット信号ＬＯＧが供給される。このパイ
ロット信号発生回路１）１はヘッド位相調整回路１）７
の出力であるヘッド位相検出信号ＮＷＫよシビデオヘッ
ド１０５．１０６がテープ１０１上を走着するフィール
ド周期毎に、ローカルパイロット信号ＬＯＣの周波数を
ｆｌ、ｆｌ、　ｆｌ、　ｆ４の順に循還的に切換え、か
つ、周波数変換器１２８に供給されるローカルパイロッ
ト信号の周波数を走査しようとする主ビデオトラックに
記録されているパイロット信号と同じ周波数になるよう
Ｋする。したがって。

第８図において、ビデオヘッド１０５が周波数ｆ＋。

ｆｓのパイロット信号を記録したビデオトラックを再生
し、ビデオヘッド１０６が周波数ｆ２．ｆ４のパイロッ
ト信号を記録したビデオトラックを再生するものとする
と、周波数変換器１２８に供給されるローカルパイロッ
ト信号ＬＯＧの周波数は、ビデオヘッド１０５が磁気テ
ープ１０１ｉ再生走査するときｆ＋またはｆｓ、ビデオ
ヘッド１０６が磁気テープ１０１を再生走査するときｆ
ｌまたはｆ４である。

周波数変換回路１２８では、再生パイロット信号ＰＬが
ローカルパイロット信号ＬＯＣによシ周波数変換され、
両者の差周波数成分が出力される。

この差周波数成分は、主ビデオトラックに隣接する両側
のビデオトラックからのパイロット信号のクロストーク
成分であシ１周波数がｒＢと５ｆ’Ｈの成分からなる。

すなわち、隣接せる一方のビデオトラックからの再生パ
イロット信号の周波数がｆｕＫ変換されたものとすると
、他方のビデオトラックから再生されたパイロット信号
の周波数は３ｆＨとなっている。これらの成分はｆＨ成
分検出器１３０で分離平滑され、比較器１３１によシ、
その大小が比較される。この比較出力は、ヘッドが走査
しようとする主トラツクの両隣接トラックから再生され
たパイロット信号のレベルの大小を示しておシ、ビデオ
ヘッド１０５．１０６のトラッキング誤差の方向および
大きさを表わしている。この場合、フィールド毎にトラ
ッキングのずれに対する比較出力の増減方向が異なるた
め、この比較出力とこれをインバータ１３２で反転した
信号と全切換えスイッチ１５６でフィールド毎に、パイ
ロット信号発生回路１）１からの切換信号ＧＤにょシ。

切換え、正しいトラッキング誤差信号を得る。

このトラッキング誤差１号は、一種のＰＷＭ信号とみな
すことができ、これをローパスフィルタ１３４で平滑し
、加算器１２４、キャプスタンモータ駆動回路１２５を
介して、キャプスタンモータ１０３に帰還する。これＫ
よシ、キャプスタン１０２の回転が制御される。

可変速再生の場合には、例えば、システムコントロール
回路１３５からの指令に応じ、可変速制御回路１３６は
、パイロット信号発生回路１）１を操作し、トラッキン
グ誤差信号ＰＷＭ、ＣＦＧ信号などを取込んだ上、キャ
プスタンモータ駆動回路１２５にモータ制御信号ＭＣを
出力して、可変速再生を実現する。

ところで、可変速制御回路１５６はマイクロコンピュー
タを含んでおシ、ディジタル処理が行なわれる。このた
めに、切換スイッチ１３３から供給されるトラッキング
誤差信号ＰＷＭはディジタル信号に変換されなければな
らない。このトラッキング誤差信号ＴＢは、先にも説明
したようＫ。

ＰＷＭ信号であシ１本発明はこのよりなＰＷＭ信号を直
接ディジタル信号に変換するものである。

以下、ディジタル信号に変換されるＰＷＭ信号は特定の
周期で変化する場合を考え、本発明の実施例を図面によ
って説明する。

第１図は本発明による信号変換回路の一実施例を示すブ
ロック図でありて、１はＰＷＭ信号入力端子、２はＤ−
７リツプフロツグ（以下、Ｄ−ＦＦという）、３はイン
バータ、４はＮ分周器（但し。

Ｎは２以上の自然数）、５，６はＡＮＤゲート、７は可
逆計数器、８はマイクロプロセッサ、９は遅延回路、１
０は計数器、１）はＲ８−ＦＦである。

また、第２図は第１図の各部の信号のタイミングチャー
トであシ、第１図に対応する信号には同一符号をつけて
いる。

第１図および第２図において、入力端子１に入力された
入力信号ＰＷＭは、Ｄ−１’Ｆ２のＤ端子に供給される
。また、システム内のクロック信号ＣＬＫ（ここでは、
マイクロプロセッサ８かう供給されるものとしている）
がＮ分周器４で所定の周波数に分周されてクロック分局
信号ＮＣＬＫとなシ、更にインバータ５で反転されて、
Ｄ−ＦＦ２のＴ端子に供給される。なお、ここでは、Ｎ
分周器４の分周比ｌＡｔ１／２としている。

Ｄ−Ｆ’Ｆ’２では、クロック分周信号ＮＣＬＫの立下
シエッジで入力信号ＰＷＭのレベルが取シ込まれ、クロ
ック分周信号ＮＣＬＫＫ同期したＱ＋出力ＳＰＷＭおよ
びＱ１出力ＳＰＷＭが得られる。このＱ１信号ＳＰＷＭ
とＱ１信号丁ＴＴ■はそれぞれＡＮＤゲート５．６に送
られ、クロック分周信号ＮＣＬＫと論理積処理がなされ
てカウントアツプ信号ＵＰ、カウントダウン信号ＤＯＷ
Ｎとなり、可逆計数器７に供給される。このように、入
力信号ＰＷＭｔ−同期するととくより、ヒゲの発生が防
止できて可逆計数器７の動作を安定、確実に行わせるこ
とができる。

可逆計数器７では、供給されたカウントアツプ信号ＵＰ
及びカウントダウン信号ＤＯＷＮＫ応じて計数値が増減
する。ここで、カウントアツプ信号ＵＰとカウントダウ
ン信号ＤＯＷＮのパルスの数の比は、Ｄ−ＦＦ２のＱ１
出力ＳＰＷＭのデユーティ比、すなわち入力信号ＰＷＭ
のデユーティ比に等しい。

一方、クロック信号ＣＬＫは計数器１０にも供給される
。この計数器１０は、入力信号ＰＷＭの周期の変化範囲
内の特定の周期に対応した所定の時間間隔に相当するク
ロック信号ＣＬＫのパルスを計数すると、キャリー信号
ＣＲを出力する。このキャリー信号ＣＲはセット信号と
してＲ５−ＦＦ　１）　（７）Ｓｉ子に供給されて、Ｒ
９−ＦＦ’１）をセットする。Ｒ８−ＦＦ１）がセット
されると。

Ｒ５−ＦＦ１）のＱ２出力は、計数値取込み信号ＳＲＱ
として、マイクロプロセッサ８に供給すれる。

これＫよ）、マイクロプロセッサ８は可逆計数器７の計
数値り、　−Ｄｎを取込む。この計数値Ｄｏ％Ｄ。

が、すなわち入力信号ＰＷＭがディジタル化されたもの
である。また、Ｒ８−ＦＦ１）のＧ出力はＡＮＤゲート
５．６に供給され、ＡＮＤゲート５゜６を遮断状態にし
て可逆計数器７へのカウントアツプ信号ＵＰおよびカウ
ントダウン信号ＤＯＷＮの供給を停止する。このようＫ
することで、外来雑音などによる可逆計数器７の計数値
ＤＯ〜Ｄｎの変化や、マイクロプロセッサ８が取り込ん
でいるときの計数値Ｄｏ〜Ｄｎの変化を防止する。

マイクロプロセッサ８は、可逆計数器７の計数値Ｄｏ−
Ｄｎを取込む毎に、初期化信号ＩＮＩ’［’を出力する
。この初期化信号ＩＮＩＴは、計数器１０及びＲ３−Ｆ
’Ｆ’１）のＲ端子に供給されてそれらをリセットする
と同時に、遅延回路９で遅延されて、初期値設定信号Ｌ
Ｄとなる。この初期値設定信号ＬＤは可逆計数器７と計
数器１０に供給され。

それぞれ初期値ＰＳＤｏ−ＰＳＤｎおよび初期値ＰＳＣ
ｏｚＰＳＣｎｌＣ設定する。初期値ＰＳＤｏ−ＰＳＤｎ
は、入力信号ＰＷＭのデユーティ比に対して、入力信号
ＰＷＭの所定時間間隔以内で到達することができれば、
如何なる値でも良いが、一般的には可逆計数器７の計数
値の最小と最大との中間に設定される。また初期計数値
ＰＳＣｏ−ＰＳＣｍは、前述の如く、入力信号ＰＷＭの
所定の周期に対応したクロック信号ＣＬＫのパルス数を
計数して、キャリー信号ＣＲｉ出力するように予じめ決
められる。

ここで、可逆計数器７を初期値設定信号ＬＤＫよって初
期化することは、先の時間間隔における計数値の影響を
取シ除き、正しい計数値ＤＯ〜Ｄｎ’ｚ得るためである
。このようＫすることで、ＰＷＭ信号を、平滑するフィ
ルタや高価なに１変換器を用いることなく、直接マイク
ロコンビ二一タへのディジタル信号に変換することが可
能となる。

第６図は１本発明による信号変換回路の他の実施例を示
すブロック図であって、１２はアンドゲートで、１、第
１図に対応する部分には同一符号をつけている。また、
第４図は第６図の各部の信号を示すタイミング図であっ
て、第３図に対応する信号には同一符号をつけている。

この実施例が第１図に示した実施例と相違する点は、第
１図で示した実施例では、計数値を増減させるカウント
アツプ信号ＵＰとカウントダウン信号ＤＯＷＮＫより可
逆計数器７ｆ：動作させていたのに対し、この実施例で
は、入力信号ＰＷＭＫより直接可逆計数器７の増減方向
を決め、構成を簡略化していることＫある。

第３図および第４図において、入力端子１に入力された
入力信号ＰＷＭは、Ｄ−ＦＦ２のＤ端子に送られる。

一方、クロック信号ＣＬＫは、Ｎ分周期４で所定の周波
数に分周されてクロック分周信号ＮＣＬＫとなり、ＡＮ
Ｄゲート１２を介して可逆計数器７のＴ端子に、さらに
インバータ３を介してＤ−ＦＦ２のＴ端子に供給される
。Ｄ−ＦＦ２では、クロック分周信号ＮＣＬＫＯ立下シ
エツジで入力信号ＰＷＭのレベルを取シ込み、そのＱ１
端子にクロック分周信号ＮＣＬＫに同期した入力信号ｓ
ｐＷＭを得る。この同期化された入力信号ＳＰＷＭは可
逆計数器７に供給され、その信号のレベルにより、可逆
計数器７の計数値の増減方向を決定する。この同期化を
図かる理由は、可逆計数器７の計数値Ｄｏ−Ｄｎがクロ
ック分周信号ＮＣＬＫの立上シ位相で変化するので、可
逆計数器フの計数値変化が完了するまでに、増減方向を
決める入力信号ＰＷＭが変化しないようにし、この変化
により可逆計数器７が誤動作することを防ぐためである
。

可逆計数器７では、クロック分周信号ＮＣＬＫによシ、
同期化された入力信号ＳＰＷＭＫ応じて計数値が増減す
る。ここでは、同期化された入力信号ＳＰＷＭのレベル
が４Ｈ″のときは、カウントアツプするものとしている
。

また、クロック信号ＣＬＫは計数器１０に供給され、こ
の計数器１０は、入力信号ＰＷＭの所定の周期に対応し
た所定の時間間隔に相当するクロック信号ＣＬＫのパル
スを計数すると、キャリー信号ＣＲｆ：出力する。キャ
リー信号ＣＲはＲ３−ＦＦ１）のＳ端子に送られてそれ
をセットする。Ｒ６−Ｆ’Ｆ１ｊがセットされると、そ
のＱ２出力は、計数値取込み信号ＳＲＱとして、マイク
ロプロセッサ８に供給され、これにより、マイクロプロ
セッサ８は可逆計数器７の計数値Ｄｏ　−Ｄｎ　Ｋ取込
む。

また、Ｒ３−Ｆ’Ｆ１）の互２出力は−ＡＮＤゲート１
２を遮断状態にして可逆計数器７へのクロック分周信号
ＮＣＬＫの供給を停止させ、可逆計数器７の計数値ＤＯ
〜Ｄｎがマイクロプロセッサ８１ｃ取込まれるときく変
化しないようにし、また、外来雑音などくよってこの計
数値Ｄｏ〜Ｄｎが変化することを防止する。

マイクロプロセッサ８は、計数値ＤＯ〜Ｄｎを取込むと
、初期化信号ＩＮＩＴを出力する。この初期化信号ＩＮ
ＩＴは、計数器１０及びＲ９−ＦＦ’１）のＲ端子に供
給されてこれらをリセットすると共に、遅延回路９で遅
延されて初期値設定信号ＬＤとなる。この初期値設定信
号ＬＤは可逆計数器７と計数器１０とに供給され、それ
ぞれ初期値ＰＳＤｏ−ＰＳＤｎ及び初期計数値Ｐ　Ｓ　
Ｃｏ−Ｐ　Ｓ　Ｃｍ　’に取込むようＫする。これらの
初期値は、第１図で示した実施例で説明した通りのもの
である。ここでは説明を省略する。

この実施例においても、可逆計数器７が出力する順次の
計数値が入力信号ＰＷＭをディジタル化したものであり
、上記のようにして、ＰＷＭ信号を直接マイクロコンピ
ュータへのディジタル信号に変換することができる。

第５図は本発明による信号変換回路のさらに他の実施例
を示すブロック図であって、８はマイクロプロセッサ、
５０は入力ボート、５１はタイマ、５２はレジスタ、５
３はアキニームレータ、５４は論理演算ユニット、５５
は命令デコーダ、５６は読出し専用メモリ、５７はプロ
グラムカウンタ。

５８はランダムアクセスメモリである。

また、第６図は第５図におけるマイクロプロセッサ８の
動作の一例を示すフローチャートである。

この実施例は、先に示した各実施例とは異なシ、可逆計
数器をレジスタ上或いはセモリ上に設け、入力ＰＷＭ信
号に応じて、レジスタ或いはメモリ上の数値を加減算し
て信号変換を行なうものである。以下、第６図のフロー
チャートの流れに従って、この実施例の動作を説明する
。なお、プロセッサ固有の動作の詳細については、公知
であるので、説明を省略する。

第５図および第６図において、信号変換開始（ステップ
２００）後、レジスタ上或いはメモリ上の可逆計数器及
びタイマ５１の初期化を行ない（ステップ２０１）、次
いで、タイマ５１を起動する（ステップ２０７）。タイ
マ５１によシ、入力信号ＰＷＭの所定の時間間隔に相当
する時間を経た時点で割込みフラグを立てる（ステップ
２０８）。この割込みフラグの有無の識別（ステップ２
０２）後、割込みフラグがない場合には、入力端子１よ
シ入力信号Ｐｉｌｌボー）５０に取込む（ステップ２０
３）。ボート５０を介して取込まれた入力信号ＰＷＭの
レベルを判定しくステップ２Ｏ４）、それが＠１”のと
きには、レジスタ上或いはメモリ上の可逆計数器の内容
数値を加算しくステップ２０５）、”０″のときＫは、
減算する（ステップ２０６）。このとき、入力信号ＰＷ
Ｍの取込みは、マイクロプロセッサ８内のクロックに同
期して行なわれるため、第１図、第３図の実施例で用い
られた同期用Ｄ−ＦＦ２は不要となる。

以下、タイマ５１によシ、所定時間が経過して割込フラ
グが成立するまで、ステップ２０２〜２０６の動作が繰
返して行なわれる。

割込フラグが成立する（ステップ２０２）と。

入力信号ＰＷＭの取込みが禁止され１割込みルーチン（
ステップ２１０）Ｋ処理を移行する。この割込みルーチ
ンでは、レジスタ上或いはメモリ上の可逆計数器の計数
値ＤＯ〜Ｄｎであるディジタル信号を読み出して、アキ
ームレータ５３、レジスタ５２）論理演算ユニット５４
、読み出し専用メモリ５８などに値を移す。この処理が
終ると、再び。

可逆計数器及びタイマ５１の初期化（ステップ２０１）
を行い、上述の動作を繰返す。

このようにすることで、先の実施例と同様に。

ＰＷＭ信号を直接ディジタル信号に信号変換することが
でき、平滑フィルタやＡ／Ｄ変換器が不要となるため、
システムの規模の縮小、低価格を実現することができる
。

以上１本発明の実施例について述べてきたが、本発明は
、これら実施例のみに限定されるものではなく、種々の
変形が可能である。例えば、これらの実施例では、クロ
ック信号パルスを計数するカウンタやタイマによシ、入
力ＰＷＭ信号の繰返しの所定時間間隔に応じた信号（例
えば、キャリー信号や割込フラグなど）ｔ−得るように
したが。

これに代えて、入力ＰＷＭ信号の繰返しを直接この入力
ＰＷＭ信号から検出するようＫした場合でも、本発明は
有効である。また、第５図で示した実施例では、マイク
ロプロセッサ内にタイｉを内蔵する場合について説明し
たが、これに代え、プログラムの実行に要するマシンサ
イクルを利用して所定時間間［Ｋ応じた信号を作成して
も良い。

更に、第１図および第５図に示した実施例においては、
入力信号ＰＷＭをクロックに同期させる方法として、Ｄ
−ＦＦによる場合を説明したが、これに代えて、クロッ
ク信号を入力ＰＷＭ信号に同期させるようにしても良い
。

〔発明の効果〕

以上説明したように１本発明によれば、従来用いられた
平滑フィルタやＡ／Ｄ変換器を用いることなく、ＰＷＭ
信号を直接マイクロコンピュータへのディジタル信号に
信号変換することができ、システムのコストや規模を著
しく低減することができ、コストパーフォーマンスの優
れた信号変換回路を提供することができる。

【図面の簡単な説明】

第１図は本発明による信号変換回路の一実施例を示すブ
ロック図、第２図は第１図の各部の信号を示すタイミン
グチャート、第３図は本発明による信号変換回路の他の
実施例を示すブロック図。第４図は第３図の各部の信号を示すタイミングチャート
、第５図は本発明による信号変換回路のさらに他の実施
例を示すブロック図、第６図はその動作説明のためのフ
ローチャート、第７図は本発明を適用したヘリカルスキ
ャン方式ＶＴＲの構成図、第８図はその磁気テープ上の
ビデオトラックパターン図である。１・・・ＰＷＭ信号入力端子、２・・・Ｄ−７リツプフ
ロツプ、４・・・Ｎ分周器、７・・・可逆計数器、８・
・・マイクロプロセッサ、９・・・遅延回路、１０・・
・計数器、１）・・・Ｒ３−７リツプフロツグ。　　　
　　　　【＝３Ｋ　１　口累　３１！１ｗ＋＋＋＋＋＋　　＋−−噛−―−−＋−−−＋需−−
轡一―−−一一自一一３に５Ｉ！１１％＆凧　６　図！’７　　口東　８　口

Claims

【特許請求の範囲】

（１）入力パルス幅変調信号のレベルに応じてクロック
信号の計数モードが切換わる可逆計数手段と、該入力パ
ルス幅変調信号の特定の周期に等しい期間毎に該可逆計
数手段を初期化する初期化手段とを有し、該可変計数手
段から該入力パルス幅変調信号のディジタル信号を得る
ことができるように構成したことを特徴とする信号変換
回路。
（２）特許請求の範囲第（１）項において、前記可逆計
数手段はマイクロコンピュータ内のレジスタ上あるいは
メモリ上に設けたことを特徴とする信号変換回路。