JPS62120664A - デイスク装置制御装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明はディスク駆動装置のモーターのオンオフを制御
するだめの回路に関するものである。

従来の技術 第４図は従来の７０ソピ・ディスク５駆動装置（以下Ｆ
ＤＤと略す）のモーターを制御する回路図を示すもので
あり、１はシステム全体を制御するホスト側装置であり
、外部記憶装置制御信号１０１を出力し、これをＦＤＤ
コントローラ（ＦＤＣ）２に入力して、ＦＤＣを制御す
る。さらにデータバスライン１０２を通してホスト側装
置１とＦＤＣ２との間でデータのやりとりを行なう。

１０３はＦＤＣ２とＦＤＤｓの間でやりとりされるＦＤ
Ｄ制御信号を示し、１１は外部記憶装置制御信号１０１
の中の第１のモーターオン信号を示す０ 従来例では、ＦＤＤｓのモーターを制御するために、第
３図に示すような第１のモーターオン信号１１は、第４
図に示すようにホスト側装置１から直接ＦＤＤａに送ら
れる。ＦＤＤ３のモーターは前記第１のモーターオン信
号１１がアクティブの間だけ回転状態にあり、ノンアク
ティブになると停止するというものであった。

発明が解決しようとする問題点 しかしながら上記のような構成では、ＦＤＤにアクセス
後すぐに第１のモーターオン信号をノンアクティブにす
るような使用方法を取ると、連続してＦＤＤにアクセス
するような場合、前記第１のモーターオン信号をアクテ
ィブにした後、ＦＤＤがレディー状態になるまで待たな
ければならない。この場合ＦＤＤに対するアクセス時間
が長くなるという問題点がある。

また前記第１のモーターオン信号をアクティブにしたま
まにすると、モーターの寿命が短くなるばかりでなくバ
ッテリーでＦＤＤを駆動するような場合に消費電力が大
きくなってしまうという問題点がある。

またＦＤＤにアクセス後、前記第１のモーターオン信号
を一定時間だけアクティブになるようにホスト側装置が
ソフトウェアで制御するという方法を取ると、ホスト側
装置のソフトウェアの負担が犬きくなるという問題点が
ある。

本発明はかかる点に鑑み、ホスト側装置のソフトウェア
の負担を大きくすることなく、またＦＤＤに対するアク
セスタイムとＦＤＤの消費電力を最小限に押さえられる
ようにするディスク装置制御回路を提供することを目的
とする。

問題点を解決するための手段 本発明は上記問題点を解決するため、計数回路と前記計
数回路をセットする初期設定回路、及び前記計数回路を
イネーブルにしたりディスイネーブルにしたりする計数
回路制御回路と、ＦＤＤのモーターのオンオフを制御す
る信号をラッチするモーターオンオフラッチ回路とを備
えたディスク装置制御装置である。

作　　用 本発明は前記した構成により、第１のモーターオン信号
をアクティブにすることによってモーターオンオフラン
チ回路の出力である第２のモーターオン信号をアクティ
ブにする。即ちＦＤＤのモーターを回転状態にする。

ＦＤＤに対するアクセスが終了すると、第１のモーター
オン信号をノンアクティブにすることによって計数回路
をイネーブル状態にする。前記計数回路はカウントアツ
プあるいはカウントダウンすることによって解除信号を
出力する。前記解除信号によってモーターオンオフラッ
チ回路の出力である第２のモーターオン信号をノンアク
ティブにする。即ちモーターを停止状態にする。これと
同時に前記解除信号により計数回路制御回路の出力であ
る計数回路イネーブル信号を解除し、前記計数回路をデ
ィスイネーブル状態にする。

またＦＤＤに対するアクセス後、他のデバイスを使いた
いような場合にＦＤＤのモーターを即座に停止させるた
めに、ホスト側装置からのモーターオフ信号をモーター
オンオフラッチ回路に入力し、前記モーターオンオフラ
ッチ回路の出力である第２のモーターオン信号をノンア
クティブにし、モーターを停止させればよい。

実施例 第１図（１）は本発明の第１の実施例におけるシステム
全体のブロック図を示す。第１のモーターオン信号１１
とモーターオフ信号１６とをディスク制御回路１０に入
力し、ディスク装置制御回路１０は第２のモーターオン
信号１８をＦＤＤ３に出力する。

第１図（２）は本発明の第１の実施例におけるディスク
装置制御回路のブロック図を示すものである。

第１図（２）において、１はホスト側装置であり第１の
モーターオン信号１１とモーターオフ信号１６とをディ
スク装置制御回路１０に出力する。４は初期設定回路で
あり初期設定パルス１２を出力する。６はカウンタであ
り、初期設定端子６１とカウンタイネーブル端子６２と
を有し、カウントアツブあるいはカウントダウンするこ
とによってキャリー１６を出力する。６はカウンタ制御
回路で、プリセット端子６１とクリア端子６２とを有し
、前記カウンタ６に対してカウンタイネーブル信号１３
を出力する。７はモーターオンオフラッチ回路であり、
プリセット端子７１とクリア端子７２とを有し、ＦＤＤ
３のモーターの状態を回転あるいは停止のどちらかに設
定するための第２のモーターオン信号１８をラッチする
。またこの回路はライントライバを含んでいる。

以上のように構成されたこの実施例のディスク装置制御
回路について、以下その動作を説明する。

ホスト側装置がＦＤＤに対してアクセスに行く時、第１
のモーターオン信号１１を第２図（１）のようにアクテ
ィブにする。前記第１のモーターオン信号１１は初期設
定回路４に入力され、第２図（１）のようなタイミング
で初期設定パルス１２を出力する。前記初期設定パルス
１２はカウンタ６の初期設定端子６１に入力され、前記
カウンタ６に初期のカウンタ値をロードする。また前記
初期設定パルス１２をモーターオンオフラッチ回路のプ
リセット端子子１に入力することによって、第２のモー
ターオン信号１８をアクティブにし、ＦＤＤ３のモータ
ーを回転状態にする。さらに前記初期設定パルス１２を
ＡＮＤゲート８に入力し、この出力１４をカウンタ制御
回路５のクリア端子５２に入力し、前記カウンタ制御回
路６の出力であるカウンタイネーブル信号１３をクリア
する。

ＦＤＤに対するアクセス後ホスト側装置が第１のモータ
ーオン信号１１をノンアクティブにすると、前記第１の
モーターオン信号１１を前記カウンタ制御回路６のプリ
セント端子６１に入力することによって、前記第１のモ
ーターオン信号１１の立ち下がりを検出して、前記カウ
ンタ制御回路６の出力であるカウンタイネーブル信号１
３をアクティブにする。前記カウンタイネーブル信号１
３をカウンタ６のカウンタイネーブル端子６２に入力す
ることにより、カウンタ６をカウントアツプあるいはカ
ウントダウン出来る状態にする。カウンタｅはカウント
アツプあるいはカウントダウンすることにより、カウン
タ６がイネーブル状態になってから第２図（１）に示す
一定時間Ｔ１の後にキャリー１５がアクティブになる〇 このキャリー１５を第２のＡＮＤＮ−ゲート通して第１
のＡＮＤゲート８に入力し、その出力１４をカウンタ制
御回路５のクリア端子５２に入力することにより、カウ
ンタイネーブル信号１３をノンアクティブにし、さらに
これをカウンタ６のイネーブル端子６２に入力すること
によってカウンタ６をディスイネーブル状態にする。

また前記キャリー１６を第２のＡＮＤゲート９に入力し
、その出力１７をモーターオンオフラッチ回路アのクリ
ア端子７２に入力することにより、第２のモーターオン
信号１８をノンアクティブにし、ＦＤＤ３のモーターを
停止させる。

次にＦＤＤにアクセス後直ちにモーターを停止させたい
場合について説明する。

第２図（２）に示すように、第１のモーターオン信号１
１がアクティブになってからノンアクティブになるまで
は上記の場合と同様である。前記第１のモーターオン信
号１１がノンアクティブになってから時間Ｔ２　（Ｔ２
≧０．Ｔ２≦Ｔ１）の後に、モーターオフ信号１６に負
のパルスを出力し第２のＡＮＤゲート９に入力する。こ
の出力１７を第１のＡＮＤゲート８に入力し、その出力
１４をカウンタ制御回路５のクリア端子６２に入力する
ことにより、前記カウンタ制御回路５の出力であるカウ
ンタイネーブル信号１３をノンアクティブにする。さら
に第２のＡＮＤゲート９の出力１７をモーターオンオフ
ラッテ回路７のクリア端子７２に入力することにより、
第２のモーターオン信号１８をノンアクティブにしてＦ
ＤＤ３のモーターを停止させる。

第２図（３）は、第１のモーターオン信号１１が一度ア
クチイブになってからノンアクティブになり、時間Ｔ１
　を経過する前に（Ｔ３＜Ｔ１）前記第１のモーターオ
ン信号１１が再びアクティブになる場合のタイミング図
である。

この場合第１のモーターオン信号１１が一度アクチイブ
になってからノンアクティブになるまでは上記の場合と
同様である。前記第１のモーターオン信号１１が時間Ｔ
３の後に再びアクティブになると、初期設定パルス１２
によって、これを第１のＡＮＤゲート日に入力し、その
出力１４をカウンタ制御回路５のクリア端子６２に入力
することにより、前記カウンタ制御回路５の出力である
カウンタイネーブル信号１３をノンアクティブにする。

さらに前記初期設定パルス１２をカウンタ６の初期設定
端子に入力することによりカウンタ６に初期値をロード
する。以下の動作は第２図（１）の場合と同様である。

以上のようにこの実施例によれば、ホスト側装置から第
１のモーターオン信号とモーターオフ信号とを出力する
ことにより、カウンタとそれを制御する回路、および第
２のモーターオン信号をラッチする回路を設けることに
よって、ＦＤＤのモーターをＦＤＤに対するアクセス後
一定時間後に停止させたり、直ちに停止させたりするこ
とができる。

なお、この実施例ではカウンタを用いて時間を計数した
が、一定時間後にアクティブになるような信号を出力し
、かつこの一定時間内の任意の時点で、カウンタ制御回
路により時間の計数を停止させられる回路を用いてもよ
い。またカウンタをプログラマブルにして時間Ｔ１　を
任意に設定することもできる。

発明の詳細 な説明したように、本発明によれば、ホスト側装置のソ
フトウェアの負担を大きくすることなく、ＦＤＤに対す
るアクセスタイムとＦＤＤの消費電力を最小限に押さえ
ることができ、ＦＤＤのモーターの寿命も長くなる。さ
らにプログラマブルなカウンタを使用すれば、モーター
が停止するまでの時間を任意に設定することができると
いう効果も得られる。

【図面の簡単な説明】

第１図は本発明の一実施例におけるディスク装置制御装
置のブロック図、第２図は同実施例説明のための動作波
形図、第３図は同第１のモーターオン信号の波形図、第
４図は従来例におけるディスク装置制御装置のブロック
図である。 １・・・・・・ホスト側装置、２・・・・・・ＦＤＣ１
３・・・・・・ＦＤＤ、４・・・・・・初期設定回路、
６・・・・・・カウンタ制御回路、６・・・・・・カウ
ンタ、７・・・・・・モーターオンオフラッチ回路、８
・・・・・・第１のＡＮＤゲート、９・・・・・・第２
のＡＮＤゲート、１１・・・・・第１のモーターオン信
号、１２・・・・・・初期設定パルス、１３・・・・・
・カウンタイネーブル信号、１５・・・・・・キャリー
、１６・・・・・・モーターオフ信号、１８・・・・・
・第２のモーターオン信号、５１・・・・・・ブリセン
ト端子、６２・・・・・・クリア端子、６１・・・・・
・初期設定端子、６２・・・・・・イネーブル端子、７
１・・・・・・プリセット端子、７２・・・・・・クリ
ア端子、１ｏ１・・・・・・外部記憶装置制御信号、１
０２・・・・・・データバスライン、１ｏ３・・・・・
・ＦＤＤ制御信号。 代理人の氏名　弁理士　中　尾　敏　男　ほか１名第１
図 第２図 （２λ （負論理ン 第３図 第７／）七−ターオンｆδ号 第４図

Claims (1)

【特許請求の範囲】
1. ホスト側装置から出力される第１のモーターオン信号を
   入力とし、前記第１のモーターオン信号がアクティブに
   なると初期設定信号を出力する初期設定回路を有し、前
   記初期設定信号を計数回路の初期設定端子とモーターオ
   ンオフラッチ回路の初期設定端子に入力することにより
   、それぞれ前記計数回路は初期設定され、前記モーター
   オンオフラッチ回路はディスク駆動装置に出力する第２
   のモーターオン信号をアクティブにし、また前記第１の
   モーターオン信号を計数回路制御回路に入力し、前記第
   １のモーターオン信号がアクティブからノンアクティブ
   になると前記計数回路制御回路は前記計数回路に対して
   計数可能信号を出力し、一定時間計数すると前記計数回
   路から解除信号を出力せしめ、ホスト側装置から出力さ
   れるモーターオフ信号と前記解除信号とにより、前記モ
   ーターオンオフラッチ回路に対し第２のモーターオン信
   号をノンアクティブにせしめ、前記初期設定信号と前記
   モーターオフ信号と前記解除信号とにより、前記計数回
   路制御回路に対し前記計数可能信号を解除するようにし
   たディスク装置制御装置。