JPS6211784B2 - - Google Patents

Info

Publication number
JPS6211784B2
JPS6211784B2 JP17605781A JP17605781A JPS6211784B2 JP S6211784 B2 JPS6211784 B2 JP S6211784B2 JP 17605781 A JP17605781 A JP 17605781A JP 17605781 A JP17605781 A JP 17605781A JP S6211784 B2 JPS6211784 B2 JP S6211784B2
Authority
JP
Japan
Prior art keywords
lead
layer
tin
semiconductor device
lead frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP17605781A
Other languages
English (en)
Other versions
JPS57103342A (en
Inventor
Manabu Bonshihara
Juichi Haneda
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP17605781A priority Critical patent/JPS57103342A/ja
Publication of JPS57103342A publication Critical patent/JPS57103342A/ja
Publication of JPS6211784B2 publication Critical patent/JPS6211784B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49579Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582Metallic layers on lead frames
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01046Palladium [Pd]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01078Platinum [Pt]

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

【発明の詳細な説明】 本発明は、肉薄状先端部を有するリードフレー
ム表面に数種の金属を積層して形成したリードの
肉薄状先端部を、半導体素子の電極部に接着させ
てなる半導体装置に関するものである。
従来、この種の半導体装置におけるリードは、
一般に、リードフレームとして、後の熱圧着によ
る接着作業を容易ならしめるために先端部のみを
肉薄状に成形した、例えばコバール・銅・コバー
ルの三層クラツド材を使用し、そのリードフレー
ム上に、表面処理として、数μmの銅メツキを、
更にその上に数μmの錫メツキを施した積層構造
を有するものである。一方、半導体素子の方は、
一般にその電極部がアルミニウムを用いた下部配
線層と、モリブデンあるいはクロムあるいはチタ
ンを用いた中間層と、金を用いた突起部層とから
構成されている。この半導体素子の突起電極部
に、前述のリードフレーム上に銅メツキ層、錫メ
ツキ層を順次積層形成したリードの肉薄状先端部
を280℃以上の温度条件で熱圧着して接続する。
但し、リードの肉薄状先端部と半導体素子の突起
電極とは、相対応するように予め形成しておかね
ばならない。このようにして熱圧着された状態で
はCu―Sn―Auの三元合金層、又はSn―Auの二
元合金層が形成されて安定な接続部が得られるも
のであるが、リードフレームの表面処理として形
成した1μm、2μm、3μmの銅メツキ層およ
び2.5μm、3μm、5μmの錫メツキ層では、
常温および60℃で空気中および窒素中に放置した
場合、数週間後に、長さ数10μm乃至数mm、直径
数μmのヒゲ状錫ウイスカーがリードの錫層表面
に成長する。このため、リード相互間が短絡して
半導体装置が動作しなくなつたり動作中に破壊さ
れたりする欠点を有しており、これらウイスカー
の成長は半導体装置の信頼度を大幅に低下させる
一つの原因となつている。
本発明の目的は、リードフレーム表面上に数種
の金属を積層して形成したリードを、半導体素子
の電極部に接着させてなる半導体装置において、
上記リードの最上層の金属表面におけるウイスカ
ーの成長を極力抑制することができるリード構造
を提供することにある。
すなわち本発明は、リードを、従来の数μm厚
の銅メツキ処理の代りに数μm厚のパラジウム、
又は金、又は銀メツキ処理をリードフレームに施
し、更にその上に数μm厚の錫メツキを施した構
造とすることにより、従来極めて顕著に成長した
錫ウイスカーの発生を大幅に押えることができる
ものである。
従つて本発明によれば、錫ウイスカーの成長に
よるリード間の短絡もほとんど起らず、半導体装
置が動作しなくなつたり破壊されることもなく、
従つて半導体装置の信頼度を大幅に向上させるこ
とができる。
以下、本発明を図面を用いて説明する。第1図
は本発明の一実施例を示す概略断面図である。図
を参照すれば、本発明の特徴とするリード1は、
従来と同様にコパール・銅・コパールの三層クラ
ツド材を、後の熱圧着による接着作業を容易なら
しめるために先端部のみ肉薄状に成形したリード
フレーム2と、そのリードフレーム2の表面上
に、パラジウム、金、銀のいずれかを数μmメツ
キして形成した層3と、更にその上に数μmの錫
メツキを施して形成した錫メツキ層4とを含む構
造を有する。一方、半導体素子5の電極部6は、
すでに述べたように、アルミニウムを用いた下部
配線層と、モリブデン、クロム、チタンのいずれ
かを用いた中間層と、金を用いた突起部層7とか
ら構成されている。本発明によるリード1の肉薄
状先端部と、半導体素子5の金突起電極部7との
接着は、従来と同様の280℃以上の熱圧着で可能
であり、接着部は、Pb―Sn―Au又は、Au―Sn
―Au又は、Ag―Sn―Auの三元合金層か、ある
いはSn―Auの二元合金層が形成されて安定した
接続部が得られる。
前述したように、従来の構造のリードを用いた
半導体装置においてはある条件のもとでリード相
互間を短絡する程の錫ウイスカーが成長していた
が、本発明による構造のリードを用いた半導体装
置では同条件でリード相互間を短絡する程顕著に
成長した錫ウイスカーの発生はみられなかつた。
上述した本発明の実施例では、肉薄状先端部を
有する形状のリードを使用した半導体装置につき
説明したが、本発明はそのリード形状に限定され
るものではなく、その他の形状に成形されたリー
ドを用いてもよいことは明らかである。
【図面の簡単な説明】
第1図は本発明の半導体装置の一実施例を示す
断面図である。 なお図において、1…リード、2…リードフレ
ーム、3…パラジウム、金、銀のいずれか1つか
らなるメツキ層、4…錫メツキ層、5…半導体素
子、6…半導体素子の電極部、7…突起部層、で
ある。

Claims (1)

    【特許請求の範囲】
  1. 1 リードフレーム表面に数種の金属を積層して
    形成したリードを半導体素子の電極部に接着させ
    てなる半導体装置において、該リードフレーム表
    面に、パラジウム、金、銀のいずれか1つからな
    る層と錫層とを順次積層形成した構造としたこと
    を特徴とする半導体装置。
JP17605781A 1981-11-02 1981-11-02 Semiconductor device Granted JPS57103342A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP17605781A JPS57103342A (en) 1981-11-02 1981-11-02 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP17605781A JPS57103342A (en) 1981-11-02 1981-11-02 Semiconductor device

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP4595474A Division JPS5731298B2 (ja) 1974-04-25 1974-04-25

Publications (2)

Publication Number Publication Date
JPS57103342A JPS57103342A (en) 1982-06-26
JPS6211784B2 true JPS6211784B2 (ja) 1987-03-14

Family

ID=16006959

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17605781A Granted JPS57103342A (en) 1981-11-02 1981-11-02 Semiconductor device

Country Status (1)

Country Link
JP (1) JPS57103342A (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2511765Y2 (ja) * 1990-01-23 1996-09-25 株式会社三井ハイテック リ―ドフレ―ム
JP4260263B2 (ja) * 1999-01-28 2009-04-30 株式会社ルネサステクノロジ 半導体装置
KR20000057810A (ko) * 1999-01-28 2000-09-25 가나이 쓰토무 반도체 장치
JP2006269903A (ja) * 2005-03-25 2006-10-05 Shinko Electric Ind Co Ltd 半導体装置用リードフレーム
WO2011001737A1 (ja) * 2009-06-29 2011-01-06 オーエム産業株式会社 電気部品の製造方法及び電気部品

Also Published As

Publication number Publication date
JPS57103342A (en) 1982-06-26

Similar Documents

Publication Publication Date Title
JPS60257160A (ja) 半導体装置
US4767049A (en) Special surfaces for wire bonding
USH498H (en) Electronic component including soldered electrical leads
JPS6211784B2 (ja)
JPS6050343B2 (ja) 半導体装置製造用リ−ドフレ−ム
JPH05117898A (ja) 半導体チツプ実装用リードフレームとその製造方法
JPS5936426B2 (ja) Ic用リ−ドフレ−ム
DE2207012C2 (de) Verfahren zur Kontaktierung von Halbleiterbauelementen
JPS62287657A (ja) 半導体装置
JPS62234352A (ja) ハンダバンプ電極の形成方法
JPS638136Y2 (ja)
JPS5815252A (ja) バンプ構造
JPS6050342B2 (ja) 半導体装置製造用リ−ドフレ−ム
JPS61181136A (ja) ダイボンデイング方法
JPH01244653A (ja) 半導体装置
JP2536582B2 (ja) 半導体装置組立用Au−Ag複合ろう材
KR100212391B1 (ko) 반도체 패키지 구조
JPS62136838A (ja) 半導体装置
JPS5818947A (ja) リ−ドフレ−ム
JPS63161631A (ja) シリコン半導体素子
JPS6388833A (ja) テ−プキヤリヤ実装テ−プ
JPS63293951A (ja) 半導体素子電極構造
JPH0793310B2 (ja) 電極付半導体チップ及びその実装方法
JPH0228260B2 (ja)
JPS61278158A (ja) 半導体装置用リ−ドフレ−ム