JPS62115875A - 縦型電界効果トランジスタ - Google Patents

縦型電界効果トランジスタ

Info

Publication number
JPS62115875A
JPS62115875A JP60257106A JP25710685A JPS62115875A JP S62115875 A JPS62115875 A JP S62115875A JP 60257106 A JP60257106 A JP 60257106A JP 25710685 A JP25710685 A JP 25710685A JP S62115875 A JPS62115875 A JP S62115875A
Authority
JP
Japan
Prior art keywords
gate
insulating film
substrate
electrode
field effect
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP60257106A
Other languages
English (en)
Other versions
JPH088356B2 (ja
Inventor
Masanori Yamamoto
山本　正徳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP60257106A priority Critical patent/JPH088356B2/ja
Publication of JPS62115875A publication Critical patent/JPS62115875A/ja
Publication of JPH088356B2 publication Critical patent/JPH088356B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、ソース電極およびゲート電極が基板表面に、
ドレイン電極が基板裏面に形成されたいわゆる縦型電界
効果トランジスタに関する。
〔概　要〕
本発明は、縦型電界効果トランジスタにおいて、素子部
以外の基板表面の少なくとも一部分に、ゲート絶縁膜を
介してゲート電極を設け、または溝をはりその上にゲー
ト絶縁膜を介してゲート電極を設け、ゲート電極面積を
拡げることにより、ゲート・ドレイン間容量を大きくし
、静電破壊耐圧を向上させたものである。
〔従来の技術〕
第３図は従来の縦型電界効果トランジスタの一例を示す
断面図である。−導電型の半導体基板１上に、逆導電型
の不純物領域２．２ａ、５、−導電型の不純物領域から
なるソース領域６、ゲート絶縁膜３、ポリシリコン膜か
らなるゲート内部電極４、ソース電極９、ゲート外部電
極１０およびドレイン電極１）がそれぞれ設けられてで
きている。
〔発明が解決しようとする問題点〕
ところで、第３図に示すような従来の縦型電界効果トラ
ンジスタを製造する場合、−導電型の半導体基板１に逆
導電型の不純物領域２．２ａを形成し、その後ゲート絶
縁膜３およびポリシリコン膜からなるゲート内部電極４
を成長させ、リソグラフィ技術を用いて、パターン化し
、ドライエツチングによりゲート内部電極４を形成し、
その後ゲート内部電極４をマスクにして逆導電型の不純
物領域５と、−導電型のソース領域６を形成している。
この場合、ゲートボンディングパッド部Ｂの直下の絶縁
膜はゲート絶縁膜３で形成されておらず、厚さの厚いフ
ィールド絶縁膜７で形成されており、ゲート・ドレイン
間容量が小さくなっていた。このため、ペレット面積が
小さい場合、素子部Ａのゲート絶縁膜３の部分のみでゲ
ート・ドレイン間容量が決定され、小さな容量値となり
、ゲートの静電破壊耐圧が低下する。
すなわち、従来の縦型電界効果トランジスタは、素子部
のみにゲート絶縁膜を形成しているので、ペレット面積
の小さいものではそれに比例してゲート・ドレイン間容
量が小さくなり、ゲートの静電破壊耐圧が低下する欠点
があった。
本発明の目的は、上記の欠点を除去することにより、静
電破壊耐圧の向上を図った縦型電界効果トランジスタを
提供することにある。
〔問題点を解決するための手段〕
本第−発明の縦型電界効果トランジスタは、基板表面に
形成されたソース電極およびゲート電極と、基板裏面に
形成されたドレイン電極とを有する縦型電界効果トラン
ジスタにおいて、チャンネルが形成される素子部以外の
上記基板表面の少なくとも一部分に、上記ゲート電極が
ゲート絶縁膜を介して形成されたことを特徴とする。
また、本発明の縦型電界効果トランジスタは、基板表面
の少なくとも一部分がゲートボンディングパッド部であ
ることが好ましい。
本第二発明の縦型電界効果トランジスタは、基板表面に
形成されたソース電極およびゲート電極と、基板裏面に
形成されたドレイン電極とを有する縦型電界効果トラン
ジスタにおいて、チャンネルが形成される素子部以外の
上記基板表面の少なくとも一部分に、溝を設け上記ゲー
ト電極がその上にゲート絶縁膜を介して形成されたこと
を特徴とする。
また、本発明の縦型電界効果トランジスタは、基板表面
の少なくとも一部分がゲートボンディングパッド部であ
ることが好ましい。
〔作　用〕
本第−発明は、素子部以外の例えばゲートボンディング
バッド部の基板表面とに、薄いゲート絶縁膜を介して設
けたゲート電極により、従来の厚いフィールド絶縁膜の
場合に比べて実質的にゲート電極面積が広くなり、ゲー
ト・ドレイン間容量が大となる。また、本第二発明は、
さらに基板表面に溝をはりその表面積を広げるので、第
一発明の場合よりも一層ゲート・ドレイン間容量が大と
なる。したがって本発明により、ゲートの静電破壊耐圧
の向上を図ることができる。
〔実施例〕
以下、本発明の実施例について図面を参照して説明する
。
第１図＜８）および（ｂ）はそれぞれ本第−発明の第一
および第二実施例を示す断面図である。第１図（ａ）に
おいて、１は一導電型の半導体基板で、２．２ａ、５は
逆導電型の不純物領域、６は一導電型のソース領域、３
はゲート絶縁膜、４はポリシンコン膜からなるゲート内
部電極、７はフィールド絶縁膜、９はソース電極、１０
はゲート外部電極である。ここでゲート電極内部電極４
とゲート外部電極１０は全体としてゲート電極を構成す
る。
本実施例においては、ゲートポンディングバンド部Ｂの
部分のゲート内部電極４は、素子部Ａのゲート絶縁膜３
をそまま延在したゲート絶縁膜３上に形成される。従っ
て、これを第３図の従来例と比べた場合、実質的にゲー
ト電極面積が広くなり、明らかにゲート・ドレイン間容
量が大となり、その静電破壊耐圧が向上することが分か
る。
第１図（′ｂ）においては、第１図（ａｌの構造におい
て、ゲートポンディングバンド部Ｂの不純物領域２ａを
二つの小部分２ｂ、２ｃに分割して、ゲート絶縁膜３と
半導体基板１とが直接接触する部分を設けたものである
。本実施例においては、直接ドレイン電極となる半導体
基板との間で大部分の容量が形成されるので、第一実施
例に比してよりゲート・ドレイン間容量が大となる。
本第−発明の特徴は、第１図（ａｌ、（ｂｌにおいて、
ゲートポンディングバンド部Ｂのゲート内部電極４がゲ
ート絶縁膜３を介して形成されたものである。
第２図（ａｌおよび（ｂｌはそれぞれ本第二発明の第一
実施例および第二実施例を示す断面図である。
本第二実施例は、第１図（ａｌに示す第一発明の第一実
施例の構造に対して、不純物領域２ａの表面に溝８を形
成したものである。従って本実施例は容量を形成する半
導体基板１の表面積がその分広くなり、ゲート・ドレイ
ン間容量が一層大となる。
また、本第二実施例は、第１図（ｂｌに示す第一発明の
第二実施例の構造に対して、不純物領域２ｂと２０との
間の表面に、溝８を形成したものであり、第一実施例と
同様にゲート・ドレイン間容量が一層大となる。
本第二発明の特徴は、上記第一発明に加えて、第２図（
ａ）、（ｂｌに示すように溝８を設けたことにある。
なお、上記実施例においては、素子部以外にゲート絶縁
膜を介してゲート電極を形成する部分を、ゲートポンデ
ィングバンド部としたが、本発明はこれに限らず、適当
な位置に設けることができる。
またこの場合のゲート絶縁膜は必ずしも素子部に形成し
たゲート絶縁膜と同じである必要はなく、それと同程度
の厚さを有する絶縁膜であればよい。
〔発明の効果〕
以上説明したように、本発明は、例えばゲートボンディ
ングパッド部のような素子部以外の半導体基板の表面の
少なくとも一部分に溝を設け、または溝なしのまま、ゲ
ート絶縁膜を介して設けられたゲート電極を有している
ので、ゲート表面積が実質的に広くなり、ゲート・ドレ
イン間容量が大となり、ゲート静電破壊耐圧が向上する
効果がある。
【図面の簡単な説明】
第１図（ａｌ、（ｂ）は本第−発明の第一、第二実施例
を示す断面図。 第２図ｔａ＋、（ｂｌは本第二発明の第一、第二実施例
を示す断面図。 第３図は従来例を示す断面図。 １・・・半導体基板、２．２ａ、２ｂ、２ｃ、５・・・
不純物領域、３・・・ゲート絶縁膜、４・・・ゲート内
部電極、６・・・ソース領域、７・・・フィールド絶縁
膜、８・・・溝、９・・・ソース電極、１０・・・ゲー
ト外部電極、１）・・・ドレイン電極、Ａ・・・素子部
、Ｂ・・・ゲートポンディングバンド部。

Claims (4)

    【特許請求の範囲】
  1. （１）基板表面に形成されたソース電極およびゲート電
    極と、基板裏面に形成されたドレイン電極とを有する縦
    型電界効果トランジスタにおいて、チャンネルが形成さ
    れる素子部以外の上記基板表面の少なくとも一部分に、
    上記ゲート電極がゲート絶縁膜を介して形成された ことを特徴とする縦型電界効果トランジスタ。
  2. （２）基板表面の少なくとも一部分がゲートボンディン
    グパッド部である特許請求の範囲第（１）項に記載の縦
    型電界効果トランジスタ。
  3. （３）基板表面に形成されたソース電極およびゲート電
    極と、基板裏面に形成されたドレイン電極とを有する縦
    型電界効果トランジスタにおいて、チャンネルが形成さ
    れる素子部以外の上記基板表面の少なくとも一部分に、
    溝を設け上記ゲート電極がその上にゲート絶縁膜を介し
    て形成されたことを特徴とする縦型電界効果トランジス
    タ。
  4. （４）基板表面の少なくとも一部分がゲートボンディン
    グパッド部である特許請求の範囲第（３）項に記載の縦
    型電界効果トランジスタ。
JP60257106A 1985-11-15 1985-11-15 縦型電界効果トランジスタ Expired - Lifetime JPH088356B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60257106A JPH088356B2 (ja) 1985-11-15 1985-11-15 縦型電界効果トランジスタ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60257106A JPH088356B2 (ja) 1985-11-15 1985-11-15 縦型電界効果トランジスタ

Publications (2)

Publication Number Publication Date
JPS62115875A true JPS62115875A (ja) 1987-05-27
JPH088356B2 JPH088356B2 (ja) 1996-01-29

Family

ID=17301813

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60257106A Expired - Lifetime JPH088356B2 (ja) 1985-11-15 1985-11-15 縦型電界効果トランジスタ

Country Status (1)

Country Link
JP (1) JPH088356B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5227655A (en) * 1990-02-15 1993-07-13 Nec Corporation Field effect transistor capable of easily adjusting switching speed thereof
JP2017076803A (ja) * 2016-11-11 2017-04-20 株式会社東芝 半導体素子

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5825264A (ja) * 1981-08-07 1983-02-15 Hitachi Ltd 絶縁ゲート型半導体装置
JPS6298670A (ja) * 1985-10-24 1987-05-08 Mitsubishi Electric Corp 電界効果型半導体装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5825264A (ja) * 1981-08-07 1983-02-15 Hitachi Ltd 絶縁ゲート型半導体装置
JPS6298670A (ja) * 1985-10-24 1987-05-08 Mitsubishi Electric Corp 電界効果型半導体装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5227655A (en) * 1990-02-15 1993-07-13 Nec Corporation Field effect transistor capable of easily adjusting switching speed thereof
JP2017076803A (ja) * 2016-11-11 2017-04-20 株式会社東芝 半導体素子

Also Published As

Publication number Publication date
JPH088356B2 (ja) 1996-01-29

Similar Documents

Publication Publication Date Title
KR970054334A (ko) 박막트랜지스터 및 그의 제조방법
JPS61248555A (ja) ガ−ドリング構造を有するプレ−ナ形の半導体デバイスおよびその製造方法
KR920003503A (ko) 반도체 디바이스
US20040036122A1 (en) Semiconductor device
JPS6159666B2 (ja)
JPS62115875A (ja) 縦型電界効果トランジスタ
JP3264724B2 (ja) 半導体装置
JPS62273755A (ja) 電界効果トランジスタおよびその製造方法
JPH01194362A (ja) 埋め込みゲート型ｍｏｓｆｅｔの製造方法
JPH0222868A (ja) 絶縁ゲート電界効果トランジスタ
JP2978504B2 (ja) Ｍｏｓトランジスタ
JPH02133967A (ja) 半導体装置
JP2532471B2 (ja) 半導体装置
JPS6041464B2 (ja) メモリセル
JPH02137255A (ja) 半導体集積回路
JP2917720B2 (ja) 縦型電界効果トランジスタ
KR950010138A (ko) 엠엔오에스(mnos)형 반도체장치
JPS6355976A (ja) 電界効果半導体装置
JPS592386B2 (ja) 接合型電界効果トランジスタ
JPH0417370A (ja) 薄膜トランジスタ
JPH05110104A (ja) 薄膜トランジスタ
JPS59201463A (ja) 半導体装置
JPH0750786B2 (ja) 薄膜トランジスタ
JPH05152340A (ja) 電界効果トランジスタ
JPH01286367A (ja) 縦型電界効果トランジスタ

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term