JPS62114147A - キヤプスタンサ−ボ回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はＶＴＲの継ぎ撮シに好適なキャプスタンサーボ
回路に関する。

〔発明の概要〕

本発明は、キャプスタンの定常的な速度誤差を補償する
第２の速度サーボ回路の出力と、再生制御信号を参照し
て動作する位相サーボ回路の出力とを切シ換えて積分器
に供給することにより、継ぎ撮シの際に、再生モードか
ら記録モードに切り換えても、サーボ出力が過渡的に変
動することがなく、その連続性が保たれると共に、定常
的な速度誤差が補償されるようにしたものである。

〔従来の技術〕

第２図は従来から知られているＶＴＲのキャプスタンサ
ーボ回路で、特に継ぎ撮り（アセンブリ編集）を考慮し
た工夫がなされている（特公昭４９−１８８０５号公報
参照）。

第２図において、キャプスタン（１）に直結されたモー
タ（２）に周波数発電機（ＦＧ）　（３）が取シ付けら
れる。

また、磁気ヘッド（４）が磁気チー７４Ｔに記録された
制御信号ＣＴＬを再生するために設けられる。

ＦＧ　（３）から、例えば４５０Ｈｚの周波数で９ＣＰ
の位相差を有する２相の速度信号８ｆ、及びＳｆｂが、
それぞれ端子（５ｍ）及び（５ｂ）を介して、周知の速
度チー＆回路（６）及びカウンタ（７）　Ｋ共通に供給
される。

このカウンタ（７）において速度信号８／、及びＳｆｂ
から制御信号ＣＴＬと同じ３０Ｈｚの分局信号が得られ
る。

端子（８）を介して、磁気ヘッド（４）からの制御信号
ＣＴＬがカウンタ（７）のリセット端子ＲＫ供給される
と共に、スイッチ（９）の再生側固定接点（９ｐ）に供
給される。スイッチ（９）の記録側固定接点（９ｒ）に
はカウンタ（７）の出力が供給され、可動接点（９Ｃ）
は、基準信号ＲＥＦの入力端子（ト）と共に、位相チー
が回路（１ｍｌの入力側に接続される。この位相チーが
回路α追は図示を省略した位相比較部を有すると共に、
出力側に低域フィルタＯ３を有する。速度チーが回路（
６）の速度制御電圧と位相チー２回路ｏ〃の位相誤差電
圧とが加算増幅器αｊに供給されて、これによシ、モー
タ（２）の回転が定速・定位相となるように制御される
。

再生時には、スイッチ（９）が図示とは逆の接続状態と
され、磁気ヘッド（４）からの制御信号ＣＴＬと、ドラ
ムモータ（図示を省略）の回転基準にもなっている基準
信号ＲＥＦとが位相チーが回路０１）に供給され、両者
が一致するようにモータ（２）の回転位相が制御される
。

記録時には、スイッチ（９）が図示の接続状態とされ、
制御信号ＣＴＬの代シに、カウンタ（７）の３０Ｈｚの
分周出力が位相チーが回路αＤに供給される。

つなざ撮シの場合には、編集点よシテーノを少し巻戻し
、一旦再生モードにしてから編集点以後。

記録モードに切換えられる。再生モード中に、カウンタ
（７）が制御信号ＣＴＬでリセット（強制同期）される
と、編集点板抜、カウンタ（７）は自己リセット（自足
）シて、その出力は制御信号ＣＴＬの位相情報を保つ、
従って編集点の前後でトラックピッチが不連続に乱れる
ことが無い。

〔発明が解決しようとする問題点〕

第２図のキャプスタンチーが回路は、速度信号Ｓｆａ　
＃　Ｓ／ｂの周波数が制御信号ＣＴＬ　（３０Ｈｚ）の
整数倍であること、即ち、１制御信号期間のＦＧの面数
が整数であることを前提にして込る。これが非整数倍（
端数がある）であると、カウンタ（７ンが制御信号ＣＴ
Ｌによる強制リセットから自ｆｆ１Ｋ切換わったとき、
　３０Ｈｚ出力が例えば３１Ｈｚに変化し、編集点前後
でのトラックの連続性を保てなくなる。このため、チー
？ループに含まれる機械系、特にキャプスタンの径の精
度を厳しく管理しなければならない。例えばキャプスタ
ン径が標準よシ太ければ、テープが基準速度で走って込
るときのＦＧ周波数は小さくなシ、従ってＦＧカウンタ
（７）による分局出力も３０Ｈｉよシ小さくなってしま
う。同様に周波数発電機も高精度にしなければならない
。

加工精度を上げることは、そのまま製造原価の上昇及び
納期の延長につながり、ま九、回路設計時の自由度が減
少する等の問題があった。

更に、従来のキャプスタンチー２回路は、記録モード又
はアセンブルモードのときＫは位相チー？系が働らかな
いので、キャプスタン径のハラつきや、速度チー２回路
（６）の温度特性、経時変化等によりテープ速度が基準
値からずれてしまうという問題もあった。

このような問題点を解決するために１本出願人は、特願
昭６０−１６２２７４号において、新規のキャプスタン
チーが回路を既に提案している。

次に、第３図を参照し表から、既提案のキャブスタンチ
ーが回路について説明する。

既提案のキャプスタンチーが回路の構成を第３図に示す
。この第３図においては、第２図のキャプスタン（１）
１周波数発電機（３）及び磁気ヘッド（４）の図示を省
略すると共に、第２図に対応する部分には同一の符号を
付して重複説明を省略する。

第３図において１位相チー？回路（１２１の出力がスイ
ッチＱ４の再生側固定接点（１４Ｐ）に供給され、可動
接点（１４ｃ）の出力が加算増幅器α１に供給される。

スイッチα◆の記録側固定接点（１４ｒ）には速度偏差
補償回路（ホ）の出力が供給される。

端子（５轟）及び（５ｂ）からの２相速度信号８／、及
びＳｆｂが、エクスクルシブオア（ＥＸ−ＯＲ）回路に
）において２逓倍されて、例えば、キャプスタンの１回
転毎に発生する所定数の・母ルスが速度偏差補償回路−
のカウンタ？ｐで計数される。この所定数のパルスの時
間がクロック１４ルスＣＩ、Ｋに基いて計時回路（財）
で計測され、この計測値と基準値発生回路に）からの基
準値とがコンノ４レータ（ハ）で比較され、誤差分がＤ
／Ａコンバータ（ハ）から、スイッチα◆の記録側固定
接点（１４ｒ）及び可動接点（１４ａ）を介して、加算
増幅器０］に供給される。

速度偏差補償回路−は、第２の速度チー２回路として、
キャプスタンの回転周期よシ短い速度変動については補
正能力が無いが、定常的な速度誤差、例えば速度チーが
回路（６）を含む速度チーが系の温度ドリフト、経時変
化、機器ごとのばらつき々どを補償して一定値に収束さ
せる働きをする。

ところが、上述の速度偏差補償回路−を用いても、スイ
ッチα◆の接続状態を再生側から記録側に切シ換えた場
合１次のような理由によって、増幅器０１のチーが出力
が過渡的に変動するという問題があった。

アセンブリ編集時には、既述のように編集点よシテーゾ
を少し戻し、切換スイッチ０４を図示とは逆に再生側に
して一旦再生モードにする。この再生モードで速度チー
が回路（６）のみが機能していると仮定すると、キャプ
スタンモータ（２）は一応定速で回転するが、キャプス
タン径のばらつきや速度チーが目標値の温度ドリフト、
経時変化等に応じて再生制御信号ＣＴＬは基準の３０Ｈ
１からずれている。

ここで位相チーが回路Ｃ１１ｌを働らかせると、上述の
ような定常的な速度誤差が位相チーが回路Ｑｎにより補
償されて、正確に３０Ｈｚの再生制御信号ＣＴＬが基準
信号ＲＥＦに位相同期して得られるようにモータ（２）
の速度及び回転位相が調整される。

このとき、　ＥＸ−ＯＲ回路に）を介して、速度偏差補
償回路（ホ）に供給される速度信号ｓ／、　ａ　８／ｂ
が、上述のように、位相チーが回路α論によシ補償され
て、設計中心値に保たれているので、速度偏差補償回路
（ホ）の出力もまた設計中心値となシ、位相チーが回路
（１１）の出力との間には、この位相チーが回路αηの
補償分だけの差が生じているからである。

かかる点に鑑み、本発明の目的は、再生モードから記録
モードに切換えた場合、チーが出力の過渡的変動がなく
、その連続性が保たれると共に、定常的な速度誤差を補
償し得るキャプスタンサ＝が回路を提供するところにあ
る。

〔問題点を解決するための手段〕

本発明は、周波数発電機の出力に基いてキャプスタンモ
ータの回転数を一定に保つための第１の速度制御電圧を
出力する第１の速度チーが回路と、周波数発電機の出力
に基いて、ｂ普第１の速度制御電圧よりも精度の高い第
２の速度制御電圧を出力する第２の速度チーが回路と、
再生時に基準信号とテープ長手方向に記録された一定周
期の制御信号との位相が一致するように位相制御電圧を
出力する位相チーが回路とを具備し、位相チーが回路及
び第２の速度チーが回路の各出力を切換スイッチで選択
し、積分器を介して第１の速度チーが回路の出力に加算
するように構成した番参春［し中漬キャプスタンサーボ
回路である。

〔作用〕

かかる構成によれば、位相チーが回路の出力から第２の
速度チーが回路の出力に切シ換えた場合、積分器の出力
が過渡的に変動することがなく、その連続性が保たれる
と共に、定常的な速度誤差が補償される。

〔実施例〕

以下、第１図を参照しながら、本発明によるキャプスタ
ンサーボ回路の一実施例について説明する。

本発明の一実施例の構成を第１図に示す。この第１図に
おいて、第２図及び第３図に対応する部分には同一の符
号を付して重複説明を省略する。

第１図において、（１２ｍ）は低域フィルタであって、
第２図及び第３図の低域フィルタ（２）の前段部を構成
するものである。

ＯＩは差動増幅器、（ロ）は積分回路であって、積分（
ｌＯ） 回路６２は、抵抗器（ハ）、コンデンサ（ロ）及び演算
増幅器（ハ）から周知のように構成される。差動増幅器
６傘の出力が、スイッチ（２）の再生側固定接点（３６
ｐ）及び可動接点（３６ｏ）を介して、積分器６２に供
給されると共に、この積分器０９の出力が抵抗器０２５
を介して差動増幅器ＯＸｌに帰還されて、全体として低
域フィルタｒを構成する。低域フィルタ（１２ｍ）の出
力が差動増幅器ＣＩ）の反転入力端子に供給され、速度
偏差補償回路翰の出力が、抵抗器に）を介して、スイッ
チ（至）の記録側固定接点（３６ｒ）に供給され、積分
器Ｏａの出力が加算増幅器０１に供給される。その余の
構成は第３図と同様である。

本実施例の動作は次のとおりである。

再生モードにおいて、スイッチ（至）は図示とは逆の接
続状態にあシ、位相チー２回路αカの出力は低域フィル
タ（１２ｍ）と、差動増幅器０め及び積分器Ｃ３優から
構成される低域フィルタＦとを経由して増幅器Ｑｌに供
給され、第３図の既提案回路と同様の位相チーがループ
が形成される。このとき、積分器（ロ）のコンデンサ（
ロ）は位相チーがルーｌの誤差電圧で充電されている。

スイッチ（ロ）が図示の接続状態に切シ換えられると、
速度偏差補償回路（ホ）の出力が抵抗器（ロ）を介して
積分器ｃｌ■に供給される。前述のように、スイッチ（
至）の切シ換え直後における速度偏差補償回路（ホ）の
出力と位相チーがループの誤差電圧との間には位相チー
２回路０１）の補信号だけの差がある。このため、両抵
抗器（至）及び（２）の抵抗値をＲｓｓ及びＲ１５８と
し、コンデンサ（ロ）の容量値をＣ５４とするとき、コ
ンデンサ（ロ）の端子間電圧はＣ１４（”ｌＪｌ＋Ｒ５
８）なる時定数に従って徐々に速度偏差補償回路（ホ）
の出力電圧に引き込まれる。従って、スイッチ（至）の
切シ換えによって、積分器０濤の出力が過渡的に変動す
ることが表く、その連続性が保たれる。

なお、Ｒｏ及びＲ１１＋１は、キャプスタンの回転速度
に関連して、例えばそれぞれＩＫΩ及び４７にΩに選定
される。

〔発明の効果〕

以上詳述のように、本発明によれば、位相ブー２回路の
出力から箇２の速度チーが回路の出力に切り換えた場合
、積分器の出力が過渡的に変動することがないため、編
集点の前後においてトラックピッチの連続性が保たれる
と共に、第２の速度チーが回路としての、速度偏差補償
回路によシキャプスタンの定常的な速度誤差が補償され
るため、キャプスタン、モータ等の加工鞘度等を厳しく
管理する必要がなく、コストを低減させることのできる
キャゾスタンチー２回路が得られる。

【図面の簡単な説明】

第１図は本発明によるキャプスタンチーが回路の一実施
例の構成を示す結線図、第２図は従来のキャプスタンチ
ーが回路の構成例を示すブロック図、第３図は既提案の
キャブスタンチー２回路の構成例を示すブロック図であ
る。 （６）は第１の速度チーが回路、Ｑｌ）は位相ブー２回
路、Ｃ１は加算増幅器、（イ）は第２の速度チーが回路
（速度偏差補償回路）、０埴は積分器である。

Claims (1)

1. 【特許請求の範囲】 周波数発電機の出力に基いてキャプスタンモータの回転
   数を一定に保つための第１の速度制御電圧を出力する第
   １の速度サーボ回路と、 上記周波数発電機の出力に基いて、上記第１の速度制御
   電圧よりも精度の高い第２の速度制御電圧を出力する第
   ２の速度サーボ回路と、 再生時に基準信号とテープ長手方向に記録された一定周
   期の制御信号との位相が一致するように位相制御電圧を
   出力する位相サーボ回路とを具備し、 上記位相サーボ回路及び上記第２の速度サーボ回路の各
   出力を切換スイッチで選択し、積分器を介して上記第１
   の速度サーボ回路の出力に加算するように構成したこと
   を特徴とするキャプスタンサーボ回路。