JPS62113456A - 半導体パッケ−ジ - Google Patents

半導体パッケ−ジ

Info

Publication number
JPS62113456A
JPS62113456A JP60254010A JP25401085A JPS62113456A JP S62113456 A JPS62113456 A JP S62113456A JP 60254010 A JP60254010 A JP 60254010A JP 25401085 A JP25401085 A JP 25401085A JP S62113456 A JPS62113456 A JP S62113456A
Authority
JP
Japan
Prior art keywords
output
package
input
leads
frequency input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP60254010A
Other languages
English (en)
Other versions
JPH0347742B2 (ja
Inventor
Toshio Hamano
浜野　寿夫
Kiyoshi Miyasaka
宮坂　清
Masayoshi Shimizu
清水　昌吉
Eiji Aoki
英二 青木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP60254010A priority Critical patent/JPS62113456A/ja
Publication of JPS62113456A publication Critical patent/JPS62113456A/ja
Publication of JPH0347742B2 publication Critical patent/JPH0347742B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49112—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting a common bonding area on the semiconductor or solid-state body to different bonding areas outside the body, e.g. diverging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/15165—Monolayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概　要〕 インナーリードの先端部においてインナーリード自体に
よって複数のリードを同電位に接続して高周波インピー
ダンスの低減を図った高周波信号用のリードを具備せし
め、入出力インピーダンス低減に際しての半導体チップ
とインナーリードとのワイヤ接続本数を１本に減少させ
た高周波用の半導体パッケージ。
〔産業上の利用分野〕
本発明は半４体パッケージに係り、特に高周波或いは高
速動作用半導体装置に用いられる半４体パッケージに関
する。
高周波通信装置や、スーパコンピュータ、高速コンピュ
ータ等に用いられる高周波半導体集積回路（ＩＣ）にお
いては、信号の伝達効率の低下や、応答速度の低下を防
止するために、該高周波ＩＣと外部回路とのインピーダ
ンスのマツチングが必要であり、そのため入出力インピ
ーダンスの小さい高周波ｒｃが要望される。
〔従来の技術〕
高周波ＩＣにおいて入出力インピーダンスを減少する手
段としては、−高周波入出力信号を複数のパッケージリ
ードに分配する方法が、容易で且つ有効である。
従来高周波ＩＣにおいて上記−高周波入出力信号を複数
のパッケージリードに分配する手段として、以下に示す
ような２通りの方法が用いられていた。
即ち第１の方法は第３図（ａｌに平面構造を模式的に示
すように、パッケージに搭載されたＩＣチップ５１の１
個の人出力パッド５２と複数例えば２本のパッケージリ
ード５３ａ及び５３ｂのインナーリード部５４ａ及び５
４ｂとを、それぞれ１本のボンディングワイヤ５５ａ　
、　５５ｂ即ち計２本のボンディングワイヤで接続する
方法である。
また第２の方法は第３図（ｂ）に平面構造を模式的に示
すように、ＩＣチップの１個の入出力パッド５２と１本
のパッケージリード５３ａのインナーリード部５４ａ　
とを第１のボンディングワイヤ５６ａで接続し、更に該
インナーリード部５４ａと隣接するパッケージリード５
３ｂのインナーリード部５４ｂ　との間を第２のボンデ
ィングワイヤ５６ｂで接続する方法である。
〔発明が解決しようとする問題点〕
しかしながら、上記第１の従来方法においては、８ｉ　
Ｉ　Ｃが高集積化され該ＩＣのポンディングパッドの面
積が微少化して来ているために、１個のボンディングパ
ノド上に複数本のボンディングワイヤを接続することが
困難であるという問題を生じている。
また上記第２の従来方法においては、図のように異なる
方向にボンディングワイヤを張らねばならないために、
自動ワイヤボンディングにおける作業性が著しく悪くな
り、量産性が阻害されるという問題がある。
〔問題点を解決するための手段〕
上記問題点は、インナーリード先端部で、該インナーリ
ード自体によって一体に接続された複数本のパッケージ
リードを含んでなる本発明による半導体パッケージによ
って解決される。
〔作　用〕
即ち本発明は半導体パッケージにおける一部の隣接する
複数のパッケージリードを、そのインナーリードの先端
部において、インナーリード自体によって一体に接続し
て、該複数のパッケージリードを同電位とした半導体パ
ッケージであり、上記一体化されたインナーリード部と
半導体チップの一ボンディングパソドとの間を、１本の
ボンディングワイヤで接続するだけで入出力信号電流が
複数のパッケージリードに分散され入出力インピーダン
スの低減が図られる。
〔実施例〕
以下本発明を図示実施例により、具体的に説明する。
第１図はフラットパッケージにおける一実施例のチップ
搭載後の状態を模式的に示す平面図（ａｌ及びＡ−Ａ矢
視断面図（ｂｌと封止後の状態を模式的に示す側断面図
（Ｃ）で、第２図はメタルシールパッケージにおける一
実施例を模式的に示す平面図（ａｌ及びＡ−Ａ矢視断面
図（ｂ）である。
全図を通じ同一対象物は同一符合で示す。
コンピュータ用に主として用いられる低融点ガラスを用
いたフラットパッケージにおける本発明の一実施例を示
す第１図（ａ）、　（ｂ）、　（Ｃ）において、ｌはセ
ラミック容器、２は低融点ガラス、３ａ〜３ｈ及び３Ａ
〜３１１はパッケージリード、４はインナーリード部、
５はアウターリード部、６ａ＋６ｂ、６ｃ、６ｄは隣接
するパッケージリードのインナーリード接続部、７は半
導体チップ、８は直流若しくは低周波用のポンディング
パッド、９ａ〜９ｄは高周波入出力パッド、１０及び１
０ａ−１０ｄは金のボンディングワイヤ、１１はチップ
ステージ、１２は導電性接着剤、１３はセラミックキャ
ップを示す。
なお同図の（ａ）及び（ｂ）はチップを搭載しワイヤボ
ンディングを完了せしめた状態で、（Ｃ１は封止完了の
状態である。
本発明を適用したフラットパッケージは例えば同図に示
すようにパッケージリード３ｂと３０．３ｆと３ｇ、３
Ｂと３６．３Ｆと３Ｇのインナーリード部４がその先端
部においてインナーリード材料自体よりなる接続部６ａ
、　６ｂ、　６ｃ、　６ｄ等を介してそれぞれ一体に即
ち同電位に接続され高周波入出力用として準備される。
従って例えば図示のように、パッケージ内に搭載された
半導体チップ７の高周波入出力パッド９ａとパッケージ
リード３ｂのインナーリード部４を１木のボンディング
ワイヤ１０ａで接続することにより高周波入出力バッド
９ａの高周波入出力信号電流はパッケージリード３ｂと
３０に分配され、該人出力パッド９ａの高周波入出力イ
ンピーダンスは大幅に減少する。
同様に高周波入出力パッド９ｂ、９ｃ、９ｄの入出力電
流も、１本のポンディングワイヤ１０ｂ、　１０ｃ、　
１０ｄによる接続によりそれぞれ２本のパッケージリー
ド３ｆ及び３ｇ、３Ｂ及び３Ｃ１３Ｆ及び３Ｇに分配さ
れ、これら人出力パッドの高周波入出力インピーダンス
は減少する。
このように本発明に係る上記フラットパッケージにおい
ては低入出力インピーダンス化に際し、半導体チップの
１人出力パッドと複数のパッケージリードを接続するボ
ンディングワイヤは１本で済むので、高集積化によるパ
ッドの微少化にも充分対応でき、且つ自動ワイヤポンデ
ィングの作業性も向上するという効果を生ずる。
第２図は例えば１〜２　ＧＨｚ帯等の高周波通信に使用
する円形メタルシールパッケージにおける一実施例を模
式的に示す平面図（ａｌ及びＡ−Ａ矢視断面図（ｂｌで
ある。
同図において、２１は第１のセラミックリング、２２は
金属底板、２３はメタライズ層、２４はろう材、２６及
び２６ａ　、　２６ｂ　、　２６ｃ　、　２６ｄはパ・
しケージリード、２７及び２７ａ、２７ｂ、２７ｃ、２
７ｄはメタライズ層よりなり表出部が金めっきされたイ
ンナーリード、２８及び２８ａ　、　２８ｂ　、　２８
ｃ　、　２８ｄ　は４２７０イ等よりなり表面が金めっ
きされたアウターリード、２９はインナーリードとアウ
ターリードのろう付は部、３０はチップ搭載溝、３１は
第２のセラミックリング、３２はワイヤポンディング用
開孔、３３は封止用メタライズ部、３４ａ及び３４ｂは
インナーリード自体の延長で形成されるインナーリード
接続部を示す。
このパッケージにおいては高周波の人出力用にはパッケ
ージリード２６ａ　、　２６ｂ及び２６ｃ、　２６ｄが
用いられる。
該パッケージにおいては、チップ搭載溝３０内に搭載さ
れた図示しない半導体チップの二つの高周波入出力バッ
ドがそれぞれ図示しない１本のボンディングワイヤによ
ってインナーリード接続部３４ａ、３４ｂに接続され、
各々の高周波入出力パッドの高周波入出力信号電流はそ
れぞれパッケージリード２６ａ、２６ｂ及び２６ｃ、　
２６ｄに分配されその高周波インピーダンスは大幅に減
少する。このように該実施例においても入出力インピー
ダンスを減少させることを１本のポンディングワイヤ接
続によって達成できるので、前記実施例同様高集積化に
伴うポンディングパッドの微少化に対応でき、且つ製造
効率も向上する。
なお上記実施例は何れも２本のインナーリードを一体に
接続する構造であるが、該インナーリードの接続は２本
に限られるものではなく、接続本数が増す程、インピー
ダンス低減の効果は大きくなる。
〔発明の効果〕
以上説明のように本発明の半導体パッケージにおいては
、半導体チップの入出力バンドとパッケージのインナー
リードとの接続を１本のポンディング・ワイヤで行うの
みで入出力インピーダンスの小さい高周波半導体装置が
提供される。
従って本発明は高集積化される高周波ＩＣの低入出力イ
ンピーダンス化及び製造効率の向上に有効である。
のチップ搭載後の状態を模式的に示す平面図（ａｌ及び
Ａ−Ａ矢視断面図（ｂｌと封止後の状態を模式的に施例
を模式的に示す平面図（ａｌ及びＡ−Ａ矢視断面図（ｂ
）、 第３図（ａ）及び（ｂ）は従来のインピーダンス低減方
法を示す模式平面図である。
図において、 １はセラミック容器、 ２は低融点ガラス、 ３ａ〜３ｈ及び３八〜３Ｈはパッケージリード、４はイ
ンナーリード部、 ５はアウターリード部、 ６ａ、６ｂ、６ｃ、６ｄはインナーリード接続部、７は
半導体チップ、 ８は直流、低周波用ポンディングパッド、９ａ〜９ｄは
高周波入出力パッド、 １０及び１０ａ〜ｌｏｄはボンディングワイヤ、２１は
第１のセラミックリング、 ２２は金属底板、 ２６、２６ａ、　２６ｂ、　２６ｃ、　２６ｄはパッケ
ージリード、２７、２７ａ、　２７ｂ、　２７ｃ、　２
７ｄはインナーリード、２８、２８ａ、　２８ｂ、　２
８ｃ、　２８ｄはアウターリード、２９はろう付は部、 ３０はチップ搭載溝、 ３１は第２のセラミックリング、 ３２はワイヤボンディング用開孔、 ３３は封止用メタライズ部、 ３４ａ、３４ｂはインナーリード接続部を示す。
７ラー７１−ハーフｒ−ン゛髪うＷ＋ｆ鳴　五、亀明の
−’ｊ、’ｒｌ、４Ｊの揉ｊ痩り昇　１　図 （（１）１ｔＡｅｑ２；５＞　　　　　ｔ’ｂ）％１ｃ
ｑ５Ａ、偉ネのインビー／し入イ浅ａ（方范っ石しし稍
幻１スイ・　３　（Ｚ

Claims (1)

    【特許請求の範囲】
  1. インナーリードの先端部で、該インナーリード自体によ
    って一体に接続された複数本のパッケージリードを含ん
    でなることを特徴とする半導体パッケージ。
JP60254010A 1985-11-13 1985-11-13 半導体パッケ−ジ Granted JPS62113456A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60254010A JPS62113456A (ja) 1985-11-13 1985-11-13 半導体パッケ−ジ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60254010A JPS62113456A (ja) 1985-11-13 1985-11-13 半導体パッケ−ジ

Publications (2)

Publication Number Publication Date
JPS62113456A true JPS62113456A (ja) 1987-05-25
JPH0347742B2 JPH0347742B2 (ja) 1991-07-22

Family

ID=17259004

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60254010A Granted JPS62113456A (ja) 1985-11-13 1985-11-13 半導体パッケ−ジ

Country Status (1)

Country Link
JP (1) JPS62113456A (ja)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6134746U (ja) * 1984-07-31 1986-03-03 関西日本電気株式会社 電子部品

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5641239A (en) * 1979-09-13 1981-04-17 Hitachi Cable Ltd Flame-retardant composition

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6134746U (ja) * 1984-07-31 1986-03-03 関西日本電気株式会社 電子部品

Also Published As

Publication number Publication date
JPH0347742B2 (ja) 1991-07-22

Similar Documents

Publication Publication Date Title
JP2938344B2 (ja) 半導体装置
JPS62113456A (ja) 半導体パッケ−ジ
JPH02244755A (ja) Ｌｓｉ
JPS6199361A (ja) 半導体装置
JPS6159762A (ja) 半導体装置
JPS6141246Y2 (ja)
JPS6252954A (ja) 半導体装置
JPH0496257A (ja) ピングリッドアレイ形半導体集積回路装置
JPH02215143A (ja) Ｔａｂ・ｉｃ
JP2560630B2 (ja) 半導体パッケージ
JPS6022327A (ja) 半導体装置
JP2783089B2 (ja) セラミック型半導体装置
JPS5828359Y2 (ja) 半導体集積回路装置
JPS62189737A (ja) 半導体素子パツケ−ジのボンデイング方法
JPS6025243A (ja) 半導体装置
JPH0727994B2 (ja) 高周波デバイス用パツケ−ジ
JPS6221248A (ja) 高速ｉｃパツケ−ジ
JPH04164340A (ja) 半導体集積回路
JPH03196649A (ja) 半導体集積回路
JPS62194656A (ja) 半導体素子
JPH0358461A (ja) 半導体素子用容器
JPH02295143A (ja) 集積回路
JPH04369233A (ja) 半導体装置
JPH0227758A (ja) 集積回路装置
JPS6343354A (ja) 混成集積回路装置

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term