JPH04369233A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH04369233A JPH04369233A JP17302191A JP17302191A JPH04369233A JP H04369233 A JPH04369233 A JP H04369233A JP 17302191 A JP17302191 A JP 17302191A JP 17302191 A JP17302191 A JP 17302191A JP H04369233 A JPH04369233 A JP H04369233A
- Authority
- JP
- Japan
- Prior art keywords
- resin
- bump electrodes
- signal transmission
- board
- speed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 19
- 239000011347 resin Substances 0.000 claims abstract description 24
- 229920005989 resin Polymers 0.000 claims abstract description 24
- 239000000758 substrate Substances 0.000 claims description 21
- 230000002093 peripheral effect Effects 0.000 claims description 2
- 230000008054 signal transmission Effects 0.000 abstract description 13
- 230000001771 impaired effect Effects 0.000 abstract description 2
- 206010067482 No adverse event Diseases 0.000 abstract 1
- 238000000034 method Methods 0.000 description 10
- 230000005540 biological transmission Effects 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 4
- 230000002411 adverse Effects 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 230000003014 reinforcing effect Effects 0.000 description 2
- 230000000593 degrading effect Effects 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 230000005672 electromagnetic field Effects 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置に関し、さ
らに詳しくは高速で動作する半導体集積回路を基板に実
装する技術に関するものである。
らに詳しくは高速で動作する半導体集積回路を基板に実
装する技術に関するものである。
【０００２】
【従来の技術】近年、ＳｉやＧａＡｓを材料に用いた半
導体集積回路（以下「ＩＣ」と云う）の高速化が著しい
。これに伴ない、ＩＣを使用するコンピュータや通信機
器などのシステムも高速化されつつある。しかしながら
、このシステムの高速化はＩＣの高速化と比例している
わけではない。なぜなら、ＩＣ単体では高速化されても
、それを実装するＩＣパッケージにおける信号の遅延や
波形歪みがシステム全体のスピードを遅くしてしまうか
らである。そこで、最近では、ＩＣをパッケージではな
く、直接基板に実装する方法が多く採用されている。 その１つはワイヤーボンド法であり、他の１つはフリッ
プチップ法である。
導体集積回路（以下「ＩＣ」と云う）の高速化が著しい
。これに伴ない、ＩＣを使用するコンピュータや通信機
器などのシステムも高速化されつつある。しかしながら
、このシステムの高速化はＩＣの高速化と比例している
わけではない。なぜなら、ＩＣ単体では高速化されても
、それを実装するＩＣパッケージにおける信号の遅延や
波形歪みがシステム全体のスピードを遅くしてしまうか
らである。そこで、最近では、ＩＣをパッケージではな
く、直接基板に実装する方法が多く採用されている。 その１つはワイヤーボンド法であり、他の１つはフリッ
プチップ法である。
【０００３】図１及び図２に、ワイヤーボンド法の従来
例を示す。図１は上から見た図であり、図２は図１のＡ
−Ａ’断面図である。ここでは、信号電送線路を有する
誘電体基板とＩＣの接続にアルミや金等の細線ワイヤー
を使用している。図１で、１０はＩＣであり、１１はＩ
Ｃ１０と接続される誘電体基板の一部である。また、１
２は誘電体基板１１上に形成された信号電送線路もしく
は電源ライン、１３はＩＣ１０上の電極パッド、１４は
ワイヤーボンド用のアルミまたは金ワイヤー、１５は金
属性キャリアである。この従来例ではパッケージを使用
していないため、パッケージにおける信号の遅延や歪み
が生じない。しかし、ワイヤーを使用しているため信号
が高速になると、ワイヤーのインダクタンスが無視でき
なくなり、これは高速になるほど顕著となる。このワイ
ヤーのインダクタンスにより、インピーダンス不整合が
生じる。このため、ＩＣと外部装置の間で信号の受け渡
しができなくなるという不具合が生じていた。
例を示す。図１は上から見た図であり、図２は図１のＡ
−Ａ’断面図である。ここでは、信号電送線路を有する
誘電体基板とＩＣの接続にアルミや金等の細線ワイヤー
を使用している。図１で、１０はＩＣであり、１１はＩ
Ｃ１０と接続される誘電体基板の一部である。また、１
２は誘電体基板１１上に形成された信号電送線路もしく
は電源ライン、１３はＩＣ１０上の電極パッド、１４は
ワイヤーボンド用のアルミまたは金ワイヤー、１５は金
属性キャリアである。この従来例ではパッケージを使用
していないため、パッケージにおける信号の遅延や歪み
が生じない。しかし、ワイヤーを使用しているため信号
が高速になると、ワイヤーのインダクタンスが無視でき
なくなり、これは高速になるほど顕著となる。このワイ
ヤーのインダクタンスにより、インピーダンス不整合が
生じる。このため、ＩＣと外部装置の間で信号の受け渡
しができなくなるという不具合が生じていた。
【０００４】図３に、フリップチップ法の従来例を示す
。同図は、図２に対応しており、誘電体基板にＩＣ１０
を接続した状態の断面図である。ここで、２０はＩＣ１
０と誘電体基板１１上の信号電送線路１２を接続するバ
ンプ電極で、通常ハンダや金などが材料として用いられ
る。２１はバンプ電極２０を補強するための樹脂である
。図４は、フリップチップ法を用いた別の従来例である
。樹脂２１がＩＣ１０及びバンプ電極２０全体を包み込
んでいる。フリップチップ法を用いた実装では、ワイヤ
ーを使用せず、またバンプ電極の高さはたかだか数１０
μｍなのでインダクタンスは無視できるため、インピー
ダンス不整合は生じない。従って、ＩＣ１０と外部装置
間の信号伝送は良好である。しかし、ＩＣ１０の下に樹
脂２１が存在するために、この樹脂２１の誘電率が大き
い（４〜６）ことがＩＣ１０の高速動作に悪影響を与え
る。具体的には、ＩＣ１０内に高速信号が伝送されると
、ＩＣ内の伝送線路は抵抗や容量などのパラメータが線
路に沿ってある分布を持つ分布定数線路としてふるまい
、それによる電磁界が線路下部の樹脂２１の影響を受け
るため、伝送線路のロスが大きくなり、ＩＣ１０の特性
が劣化する。また、ＩＣ１０内のトランジスタなどで構
成される能動素子も樹脂の影響を受けるが、ＩＣ設計時
に樹脂の影響を考慮することは困難であり、従って、Ｉ
Ｃ設計時に目標とした特性が、基板に実装したときに得
られないという不具合も生じていた。
。同図は、図２に対応しており、誘電体基板にＩＣ１０
を接続した状態の断面図である。ここで、２０はＩＣ１
０と誘電体基板１１上の信号電送線路１２を接続するバ
ンプ電極で、通常ハンダや金などが材料として用いられ
る。２１はバンプ電極２０を補強するための樹脂である
。図４は、フリップチップ法を用いた別の従来例である
。樹脂２１がＩＣ１０及びバンプ電極２０全体を包み込
んでいる。フリップチップ法を用いた実装では、ワイヤ
ーを使用せず、またバンプ電極の高さはたかだか数１０
μｍなのでインダクタンスは無視できるため、インピー
ダンス不整合は生じない。従って、ＩＣ１０と外部装置
間の信号伝送は良好である。しかし、ＩＣ１０の下に樹
脂２１が存在するために、この樹脂２１の誘電率が大き
い（４〜６）ことがＩＣ１０の高速動作に悪影響を与え
る。具体的には、ＩＣ１０内に高速信号が伝送されると
、ＩＣ内の伝送線路は抵抗や容量などのパラメータが線
路に沿ってある分布を持つ分布定数線路としてふるまい
、それによる電磁界が線路下部の樹脂２１の影響を受け
るため、伝送線路のロスが大きくなり、ＩＣ１０の特性
が劣化する。また、ＩＣ１０内のトランジスタなどで構
成される能動素子も樹脂の影響を受けるが、ＩＣ設計時
に樹脂の影響を考慮することは困難であり、従って、Ｉ
Ｃ設計時に目標とした特性が、基板に実装したときに得
られないという不具合も生じていた。
【０００５】
【発明が解決しようとする課題】上述のように、ＩＣ単
体では高速動作が可能であっても、それを基板に実装す
るときに、１．ワイヤーを用いると、信号の高速化に伴
ない、ＩＣと外部の信号伝送ができなくなるため、高速
動作が行なえない。（ワイヤーボンド法）２．バンプ電
極を用いると、バンプ電極を補強し信頼性を確保するた
めの樹脂がＩＣ内の伝送線路や能動素子に悪影響を与え
、ＩＣの特性が劣化する。（フリップチップ法）という
問題があった。本発明は、このような問題を解決し、Ｉ
Ｃが高速動作が可能で、かつＩＣの特性を劣化させない
ように実装された半導体装置を提供することを目的とす
る。
体では高速動作が可能であっても、それを基板に実装す
るときに、１．ワイヤーを用いると、信号の高速化に伴
ない、ＩＣと外部の信号伝送ができなくなるため、高速
動作が行なえない。（ワイヤーボンド法）２．バンプ電
極を用いると、バンプ電極を補強し信頼性を確保するた
めの樹脂がＩＣ内の伝送線路や能動素子に悪影響を与え
、ＩＣの特性が劣化する。（フリップチップ法）という
問題があった。本発明は、このような問題を解決し、Ｉ
Ｃが高速動作が可能で、かつＩＣの特性を劣化させない
ように実装された半導体装置を提供することを目的とす
る。
【０００６】
【課題を解決するための手段】上記目的を達成するため
、本発明の半導体装置は、半導体集積回路と誘電体また
は半導体基板がバンプ電極を介して接続され、かつ、前
記誘電体または半導体基板と前記半導体集積回路との間
の前記半導体集積回路の周辺部にのみ樹脂を挿入した構
造を有している。
、本発明の半導体装置は、半導体集積回路と誘電体また
は半導体基板がバンプ電極を介して接続され、かつ、前
記誘電体または半導体基板と前記半導体集積回路との間
の前記半導体集積回路の周辺部にのみ樹脂を挿入した構
造を有している。
【０００７】
【作用】このようにすると、ＩＣと基板の接続にバンプ
電極を使用しているので、接続のインピーダンスは低く
でき、高速信号の伝送は円滑である。また、樹脂はＩＣ
の周辺部のみに使用されているので、ＩＣ内の伝送線路
や演算回路等の高速回路内能動素子にはなんら影響を与
えず、ＩＣの特性は期待通りのものとなる。従って、本
発明によれば、ＩＣ単体の高速性が基板に実装したとき
にも損なわれることはない。
電極を使用しているので、接続のインピーダンスは低く
でき、高速信号の伝送は円滑である。また、樹脂はＩＣ
の周辺部のみに使用されているので、ＩＣ内の伝送線路
や演算回路等の高速回路内能動素子にはなんら影響を与
えず、ＩＣの特性は期待通りのものとなる。従って、本
発明によれば、ＩＣ単体の高速性が基板に実装したとき
にも損なわれることはない。
【０００８】
【実施例】以下、本発明の実施例を図面を参照しつつ、
説明する。図５は、本発明の一実施例で、ＩＣを誘電体
基板に実装したところを上から見た透視図である。ここ
で、３０はＩＣであり、３１はＩＣ３０と誘電体基板１
１の間に形成されたバンプ電極、３２は樹脂である。他
の番号は図１と同様である。また図６は、図５のＢ−Ｂ
’断面図である。本実施例では、ＩＣ３０と誘電体基板
１１上の信号伝送線路１２はバンプ電極３１で接続され
ているため、その接続のインピーダンスは非常に小さい
。このため、外部からＩＣ３０に入力される信号が高速
になっても、ＩＣ３０と外部信号伝送線路１２の間には
インピーダンスの不整合は生じない。
説明する。図５は、本発明の一実施例で、ＩＣを誘電体
基板に実装したところを上から見た透視図である。ここ
で、３０はＩＣであり、３１はＩＣ３０と誘電体基板１
１の間に形成されたバンプ電極、３２は樹脂である。他
の番号は図１と同様である。また図６は、図５のＢ−Ｂ
’断面図である。本実施例では、ＩＣ３０と誘電体基板
１１上の信号伝送線路１２はバンプ電極３１で接続され
ているため、その接続のインピーダンスは非常に小さい
。このため、外部からＩＣ３０に入力される信号が高速
になっても、ＩＣ３０と外部信号伝送線路１２の間には
インピーダンスの不整合は生じない。
【０００９】さらに、図６に示すように、バンプ電極を
補強し信頼性を確保するための樹脂は、バンプ電極の回
りのみ、即ちＩＣの周辺部にのみ使用し、ＩＣの中心部
には存在しない。つまり、演算回路や信号伝送線路など
が存在するＩＣの中央部下には樹脂がないので、樹脂が
前記演算回路や信号伝送回路に悪影響を与えて、特性を
悪くするようなことはない。樹脂の役割は、上述のよう
に、バンプ電極を補強し実装の信頼性を確保することで
あるが、バンプ電極の補強にはＩＣ周辺部が最も重要で
あってＩＣの中心部はさほど重要ではない。従って、図
５に示すように、樹脂がＩＣ周辺部に存在すればバンプ
電極の信頼性、ひいては実装の信頼性は確保されること
になる。尚、樹脂をまったく使用しない場合は、ＩＣ面
積（チップ面積）の増加に伴ない、前記信頼性を確保す
ることができなくなる。
補強し信頼性を確保するための樹脂は、バンプ電極の回
りのみ、即ちＩＣの周辺部にのみ使用し、ＩＣの中心部
には存在しない。つまり、演算回路や信号伝送線路など
が存在するＩＣの中央部下には樹脂がないので、樹脂が
前記演算回路や信号伝送回路に悪影響を与えて、特性を
悪くするようなことはない。樹脂の役割は、上述のよう
に、バンプ電極を補強し実装の信頼性を確保することで
あるが、バンプ電極の補強にはＩＣ周辺部が最も重要で
あってＩＣの中心部はさほど重要ではない。従って、図
５に示すように、樹脂がＩＣ周辺部に存在すればバンプ
電極の信頼性、ひいては実装の信頼性は確保されること
になる。尚、樹脂をまったく使用しない場合は、ＩＣ面
積（チップ面積）の増加に伴ない、前記信頼性を確保す
ることができなくなる。
【００１０】以上においては、誘電体基板にＩＣを接続
する場合を例にとり、本発明を説明したが、ＩＣを接続
する基板は誘電体に限られるわけではなく、例えば、半
導体Ｓｉ基板上にＧａＡｓＩＣを接続するような場合に
も可能である。また、ＩＣの基板材料としては、Ｓｉや
ＧａＡｓをはじめとし、特に限定されるわけではない。 樹脂やバンプ電極の材料についても同様に特に限定され
るわけではない。
する場合を例にとり、本発明を説明したが、ＩＣを接続
する基板は誘電体に限られるわけではなく、例えば、半
導体Ｓｉ基板上にＧａＡｓＩＣを接続するような場合に
も可能である。また、ＩＣの基板材料としては、Ｓｉや
ＧａＡｓをはじめとし、特に限定されるわけではない。 樹脂やバンプ電極の材料についても同様に特に限定され
るわけではない。
【００１１】
【発明の効果】以上説明したように、本発明によれば、
ＩＣ単体の高速性が基板に実装したときも損なわれずに
発揮されるため、ＩＣの高速性がそのままコンピュータ
等のシステムの高速性に反映される。さらに、実装の信
頼性を確保しつつＩＣの特性が保証されるという長所も
ある。
ＩＣ単体の高速性が基板に実装したときも損なわれずに
発揮されるため、ＩＣの高速性がそのままコンピュータ
等のシステムの高速性に反映される。さらに、実装の信
頼性を確保しつつＩＣの特性が保証されるという長所も
ある。
【図１】 従来例１、ワイヤーを用いたＩＣと基板の
接続を示す図。
接続を示す図。
【図２】 図１のＡ−Ａ’断面図。
【図３】 従来例２、バンプ電極を用いたＩＣと基板
の接続を示す図。
の接続を示す図。
【図４】 従来例３、バンプ電極を用いたＩＣと基板
の接続を示す図。
の接続を示す図。
【図５】 本発明を実施した、ＩＣと基板の接続を示
す図。
す図。
【図６】 図５のＢ−Ｂ’断面図。
【符号の説明】
１０ ＩＣ
１１ 誘電体基板
１２ 信号伝送線路または電源ライン１３ ＩＣ上
の電極パッド １４ アルミまたは金ワイヤー １５ 金属製キャリア ２０ バンプ電極 ２１ 樹脂 ３０ ＩＣ ３１ バンプ電極 ３２ 樹脂
の電極パッド １４ アルミまたは金ワイヤー １５ 金属製キャリア ２０ バンプ電極 ２１ 樹脂 ３０ ＩＣ ３１ バンプ電極 ３２ 樹脂
Claims (1)
- 【請求項１】 半導体集積回路と誘電体または半導体
基板がバンプ電極を介して接続され、かつ、前記誘電体
または半導体基板と前記半導体集積回路との間の前記半
導体集積回路の周辺部にのみ樹脂を挿入した構造を有す
ることを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17302191A JPH04369233A (ja) | 1991-06-17 | 1991-06-17 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17302191A JPH04369233A (ja) | 1991-06-17 | 1991-06-17 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04369233A true JPH04369233A (ja) | 1992-12-22 |
Family
ID=15952742
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17302191A Pending JPH04369233A (ja) | 1991-06-17 | 1991-06-17 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04369233A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6097097A (en) * | 1996-08-20 | 2000-08-01 | Fujitsu Limited | Semiconductor device face-down bonded with pillars |
-
1991
- 1991-06-17 JP JP17302191A patent/JPH04369233A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6097097A (en) * | 1996-08-20 | 2000-08-01 | Fujitsu Limited | Semiconductor device face-down bonded with pillars |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0156334B1 (ko) | 차폐 본딩 와이어를 구비하는 고주파, 고밀도용 반도체 칩 패키지 | |
| KR900001273B1 (ko) | 반도체 집적회로 장치 | |
| US7268013B2 (en) | Method of fabricating a semiconductor die package having improved inductance characteristics | |
| US6184463B1 (en) | Integrated circuit package for flip chip | |
| US5158911A (en) | Method for interconnection between an integrated circuit and a support circuit, and integrated circuit adapted to this method | |
| JP2546195B2 (ja) | 樹脂封止型半導体装置 | |
| JPH04127446A (ja) | 高速動作用半導体装置及びこの半導体装置に用いるフィルムキャリア | |
| JPH07201925A (ja) | フィルムキャリアテープ | |
| JPH07147352A (ja) | 半導体集積回路装置 | |
| US5276352A (en) | Resin sealed semiconductor device having power source by-pass connecting line | |
| WO1996004682A1 (en) | Electronic circuit package | |
| JPH04369233A (ja) | 半導体装置 | |
| JP2942363B2 (ja) | 半導体集積回路装置 | |
| EP0486027B1 (en) | Resin sealed semiconductor device | |
| JPH04283939A (ja) | フリップチップ型半導体装置 | |
| JPH10107091A (ja) | 電子部品の実装構造およびその製造方法 | |
| JPH0529393A (ja) | 半導体装置実装用基板 | |
| JP3436595B2 (ja) | 半導体装置 | |
| JPH1140729A (ja) | 半導体装置およびその製造方法 | |
| JP2005322814A (ja) | 配線の電気特性チューニング方法と半導体装置用基板およびこれを用いた半導体装置 | |
| JPH04256352A (ja) | マルチチップ型半導体装置 | |
| JPH0496257A (ja) | ピングリッドアレイ形半導体集積回路装置 | |
| JPH05299450A (ja) | 半導体装置 | |
| JPH06112344A (ja) | 集積回路モジュール | |
| JPH01137662A (ja) | 半導体装置 |