JPS62112357A - 過入力保護装置 - Google Patents
過入力保護装置Info
- Publication number
- JPS62112357A JPS62112357A JP25224285A JP25224285A JPS62112357A JP S62112357 A JPS62112357 A JP S62112357A JP 25224285 A JP25224285 A JP 25224285A JP 25224285 A JP25224285 A JP 25224285A JP S62112357 A JPS62112357 A JP S62112357A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- gate
- input voltage
- input
- drain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000001681 protective effect Effects 0.000 title description 3
- 230000003071 parasitic effect Effects 0.000 claims abstract description 8
- 238000002955 isolation Methods 0.000 claims abstract description 7
- 230000000694 effects Effects 0.000 abstract description 5
- 239000000758 substrate Substances 0.000 abstract description 3
- 238000000034 method Methods 0.000 abstract description 2
- 238000009792 diffusion process Methods 0.000 description 6
- 241000981595 Zoysia japonica Species 0.000 description 2
- 230000006378 damage Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 240000004760 Pimpinella anisum Species 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0266—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
- Bipolar Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
Ａ、産業上の利用分野
本発明は、特に集積回路のための過入力保護装置に関す
る。
る。
Ｂ０発明の概要
バイポーラＩＣにおいて寄生ＭＯＳトランジスタが過入
力保護用素子として利用される。上記寄生ＭＯＳトラン
ジスタのドレインがアース電位に保たれる。上記寄生Ｍ
Ｏ５）−ランジスタのトレインはアイソレーション拡散
層であり、トレインとゲート、ソースと基板はそれぞれ
同電位にある。
力保護用素子として利用される。上記寄生ＭＯＳトラン
ジスタのドレインがアース電位に保たれる。上記寄生Ｍ
Ｏ５）−ランジスタのトレインはアイソレーション拡散
層であり、トレインとゲート、ソースと基板はそれぞれ
同電位にある。
Ｃ６従来の技術
従来集積回路例えば増幅回路の入力において、サージ等
過電圧入力による破壊を防ぐため、第３図に示すように
、入力端子に直列に保護抵抗を付加している。第１図中
、１は入力端子、２は保護抵抗を表わす。
過電圧入力による破壊を防ぐため、第３図に示すように
、入力端子に直列に保護抵抗を付加している。第１図中
、１は入力端子、２は保護抵抗を表わす。
Ｄ０発明が解決しようとする問題点
しかしながら、この方式では保護効果を高めるためには
抵抗値を大きくしなければならず、そうすると入力トラ
ンジスタのベース電流による電圧降下が大きくなる、等
の不都合を生じるため抵抗値を大きくできず、十分な保
護効果が得られないという欠点があった。
抵抗値を大きくしなければならず、そうすると入力トラ
ンジスタのベース電流による電圧降下が大きくなる、等
の不都合を生じるため抵抗値を大きくできず、十分な保
護効果が得られないという欠点があった。
本発明の目的は、保護抵抗の抵抗値を高くすることなく
、高い過入力保護効果を有する過入力保護装置を提供す
ることである。
、高い過入力保護効果を有する過入力保護装置を提供す
ることである。
Ｅ０問題点を解決するための手段
上記目的を達成するために、本発明による過入力保護装
置は、ソースとして動作する過入力電圧が印加される領
域、ゲートとして動作する電極およびドレインとして動
作する領域から成るＭＯＳトランジスタあるいは寄生Ｍ
ＯＳトランジスタと、上記ゲートとして動作する電極お
よびドレインとして動作する領域に接続された低電位手
段とを含むことを要旨とする。
置は、ソースとして動作する過入力電圧が印加される領
域、ゲートとして動作する電極およびドレインとして動
作する領域から成るＭＯＳトランジスタあるいは寄生Ｍ
ＯＳトランジスタと、上記ゲートとして動作する電極お
よびドレインとして動作する領域に接続された低電位手
段とを含むことを要旨とする。
本発明の有利な実施の態様においては、上記低電位手段
はアースて′あり、」二足ドレインとして動作する領域
はバイポーラトランジスタのアイソレーション領域、上
記ソースとして動作する領域は上記バイポーラトランジ
スタのベース領域である。
はアースて′あり、」二足ドレインとして動作する領域
はバイポーラトランジスタのアイソレーション領域、上
記ソースとして動作する領域は上記バイポーラトランジ
スタのベース領域である。
Ｆ１作用
本発明はバイポーラＩＣにおける寄生ＭＯ５効果を利用
したものである。すなわち過入力電圧において寄生ＭＯ
Ｓトランジスタが導通状態となり。
したものである。すなわち過入力電圧において寄生ＭＯ
Ｓトランジスタが導通状態となり。
強制的に過入力電流を引き込み、ＩＣ内素子の破壊を防
ぐ。
ぐ。
Ｇ、実施例
以下に、図面を参照しながら、実施例を用いて本発明を
一層詳細に説明するが、それらは例示に過ぎず、本発明
の枠を越えることなしにいろいろな変形や改良があり得
ることは勿論である。
一層詳細に説明するが、それらは例示に過ぎず、本発明
の枠を越えることなしにいろいろな変形や改良があり得
ることは勿論である。
第１図は、本発明による過入力保護装置の断面図で、図
中３はＩＣ基板、４は埋込み層、５はエピタキシャル成
長層、６．６’はアイソレーション層、７はベース拡散
層、８はエミッタ拡散層。
中３はＩＣ基板、４は埋込み層、５はエピタキシャル成
長層、６．６’はアイソレーション層、７はベース拡散
層、８はエミッタ拡散層。
９．１０．１」 はＡ１電極、１２は絶縁膜である。こ
こで、ベース拡散層７をソース、左側アイソレーション
層６をドレイン、端子Ａに接続されたｆｌ！極１極左０
−トとするＭＯＳトランジスタが形成されている。
こで、ベース拡散層７をソース、左側アイソレーション
層６をドレイン、端子Ａに接続されたｆｌ！極１極左０
−トとするＭＯＳトランジスタが形成されている。
いま、第２図に示すように、端子Ａをアニスに落し、端
子Ｂに入力電圧を加えるとする。入力電圧が高くなると
、Ｎ型エピタキシャル層５の電位も高くなるが、ゲート
電位はＯｖであるので。
子Ｂに入力電圧を加えるとする。入力電圧が高くなると
、Ｎ型エピタキシャル層５の電位も高くなるが、ゲート
電位はＯｖであるので。
Ｎ型エピタキシャル層５とゲート間の電位差は、Ｎ型エ
ピタキシャル成長層表面が反転し易くなる方向で増加す
る。入力電圧がある一定電圧を越えるとゲート電極と対
向しているＮ型エピタキシャル成長層の表面は反転し、
ソーχ苓ルイン間に電流通路ができる。すなわち、過入
力があった場合、このＭＯＳトランジスタを通してアー
スへ電流が流れ落ちてしまう。したがって、ＩＣ内の素
子は保護される。通常のＩＣでは、２０〜４０ ＶでＮ
型エピタキシャル成長層の表面は反転する。
ピタキシャル成長層表面が反転し易くなる方向で増加す
る。入力電圧がある一定電圧を越えるとゲート電極と対
向しているＮ型エピタキシャル成長層の表面は反転し、
ソーχ苓ルイン間に電流通路ができる。すなわち、過入
力があった場合、このＭＯＳトランジスタを通してアー
スへ電流が流れ落ちてしまう。したがって、ＩＣ内の素
子は保護される。通常のＩＣでは、２０〜４０ ＶでＮ
型エピタキシャル成長層の表面は反転する。
Ｈ０発明の詳細
な説明した通り、本発明によれば、低抵抗を使いながら
、効果的な過入力保護ができる。
、効果的な過入力保護ができる。
第１図は本発明による過入力保護装置の断面図、第２図
は本発明による過入力保護装置の回路図、第３図は従来
の過入力保護回路の回路図である６３・・・・・・・・
・ＩＣ基板、４・・・・・・・・・埋込み層、５・・・
・・・・・エピタキシャル成長層、６，６′・・・・・
・・・・アイソレーション層、７・・・・・・・・・ベ
ース拡散層、８・・・・・・・・エミッタ拡散層′、９
・・・・・・・・・Ａｌ電極（入力）、１０・・・・・
・・・・Ａｌ電極（ゲート）、１１・・・・・・・・Ａ
１電極（接地）、１２・・・・・・・・・絶縁膜。 特許出願人 クラリオン株式会社 手続補正書 １ 事件の表示 昭和６０年特許康 第２５２２４２号 ３、 補正をする者 事件との関係 特軒出−人 住所 名 称 （１４８） クラリオン株式会社４代理人〒
１０５ 住 所 東京都港区芝３丁目２番１４号芝三丁目ビル
第１図及び第２図に別紙の通り補正する。
は本発明による過入力保護装置の回路図、第３図は従来
の過入力保護回路の回路図である６３・・・・・・・・
・ＩＣ基板、４・・・・・・・・・埋込み層、５・・・
・・・・・エピタキシャル成長層、６，６′・・・・・
・・・・アイソレーション層、７・・・・・・・・・ベ
ース拡散層、８・・・・・・・・エミッタ拡散層′、９
・・・・・・・・・Ａｌ電極（入力）、１０・・・・・
・・・・Ａｌ電極（ゲート）、１１・・・・・・・・Ａ
１電極（接地）、１２・・・・・・・・・絶縁膜。 特許出願人 クラリオン株式会社 手続補正書 １ 事件の表示 昭和６０年特許康 第２５２２４２号 ３、 補正をする者 事件との関係 特軒出−人 住所 名 称 （１４８） クラリオン株式会社４代理人〒
１０５ 住 所 東京都港区芝３丁目２番１４号芝三丁目ビル
第１図及び第２図に別紙の通り補正する。
Claims (4)
- （１） （ａ）ソースとして動作する過入力電圧が印加される領
域、ゲートとして動作する電極およびドレインとして動
作する領域から成るＭＯＳトランジスタあるいは寄生Ｍ
ＯＳトランジスタ、および （ｂ）上記ゲートとして動作する電極およびドレインと
して動作する領域に接続された低電位手段 を含むことを特徴とする過入力保護装置。 - （２）上記低電位手段がアースであることを特徴とする
、特許請求の範囲第１項記載の過入力保護装置。 - （３）上記ドレインとして動作する領域がバイポーラト
ランジスタのアイソレーション領域であることを特徴と
する、特許請求の範囲第１項記載の過入力保護装置。 - （４）上記ソースとして動作する領域が上記バイポーラ
トランジスタのベース領域であることを特徴とする、特
許請求の範囲第３項記載の過入力保護装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25224285A JPS62112357A (ja) | 1985-11-11 | 1985-11-11 | 過入力保護装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25224285A JPS62112357A (ja) | 1985-11-11 | 1985-11-11 | 過入力保護装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62112357A true JPS62112357A (ja) | 1987-05-23 |
| JPH0551183B2 JPH0551183B2 (ja) | 1993-07-30 |
Family
ID=17234488
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25224285A Granted JPS62112357A (ja) | 1985-11-11 | 1985-11-11 | 過入力保護装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62112357A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| USRE37593E1 (en) | 1988-06-17 | 2002-03-19 | Hitachi, Ltd. | Large scale integrated circuit with sense amplifier circuits for low voltage operation |
| USRE40132E1 (en) | 1988-06-17 | 2008-03-04 | Elpida Memory, Inc. | Large scale integrated circuit with sense amplifier circuits for low voltage operation |
-
1985
- 1985-11-11 JP JP25224285A patent/JPS62112357A/ja active Granted
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| USRE37593E1 (en) | 1988-06-17 | 2002-03-19 | Hitachi, Ltd. | Large scale integrated circuit with sense amplifier circuits for low voltage operation |
| USRE40132E1 (en) | 1988-06-17 | 2008-03-04 | Elpida Memory, Inc. | Large scale integrated circuit with sense amplifier circuits for low voltage operation |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0551183B2 (ja) | 1993-07-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4876584A (en) | Electrostatic discharge protection circuit | |
| JPS62112357A (ja) | 過入力保護装置 | |
| JPH07245348A (ja) | Ｃｍｏｓ技術の集積電子回路用の極性反転保護装置 | |
| US20210366896A1 (en) | Electrostatic discharge protection circuit | |
| JPH0239570A (ja) | 入力保護回路 | |
| JPH02238668A (ja) | 半導体装置 | |
| JP2982250B2 (ja) | 半導体装置 | |
| JPS61263255A (ja) | 半導体装置のサ−ジ保護回路 | |
| JPH07263633A (ja) | 半導体装置の対静電気放電保護装置 | |
| JPS58161375A (ja) | 絶縁ゲ−ト形電界効果半導体集積回路の入力保護回路 | |
| JPS58225664A (ja) | Ｃ−ｍｏｓ集積回路 | |
| JPH0282570A (ja) | 半導体装置 | |
| KR970055446A (ko) | 입력 보호 회로 및 보호 소자 | |
| JPS6115593B2 (ja) | ||
| JPS60120569A (ja) | 入力回路 | |
| JPS63146459A (ja) | 半導体集積回路装置 | |
| JPH01185971A (ja) | 絶縁ゲート型半導体装置 | |
| JPS6355871B2 (ja) | ||
| JPH04105357A (ja) | 半導体集積回路 | |
| JP2830092B2 (ja) | 半導体装置の静電保護素子 | |
| JPH0440868B2 (ja) | ||
| JPS59105369A (ja) | 半導体装置 | |
| JPS59175164A (ja) | 半導体装置 | |
| JPS62183158A (ja) | 半導体集積回路装置 | |
| JPH02133965A (ja) | ゲート保護装置 |