JPS62109179A - 情報処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は例えばビデオ画像処理として使用して好適な
情報処理装置に関する。

〔発明の概要〕

この発明はデータ処理部からは処理が終ｒしたことを示
す信号を入出力部に送り、入出力部からは処理開始タイ
ミング信号をデータ処理部に送−２゛ζ、これら入出力
部とデータ処理部間におい′ζζ交合することにより、
データ処理部において所要時間が一定でない処理を連続
的に行えるようにしたものである。

〔従来の技術〕

ビデオ画像処理システノ・が種々提案さし、゛（いる（
　例エバ電子１１１１　（Ｍ学会論文１１Ｊ８５／　４
　Ｖｏｌ、　Ｊｂ８　　Ｄ患４、特開昭５８−２１５８
１３号公報参照）。第６図はこのビデオ画像処理装置の
一例をボずものである。

−４−なわら、これは同図に示すように人出力！＋＋ｓ
　ｎ＋と、人力画像メモリ　（２Ａ）と出力画像メモリ
　（２Ｂ）とからなるメ゛ｅり部（２）と、データ処理
部（３）とから構成されている。

入出力部（１）は、例えばビデオカメラ（４）よりのビ
デオ信号をＡ／Ｄ変換してデジタル画像データとし、こ
れを入力画（象メモリ　（２Ａ）に、１）き込み、また
、出力画像メモリ　（２Ｂ）より処理されたｎハ１像デ
−タを、読み出し、これをＤ／Ａ変換してアナログビデ
オ信号に戻し、ごれを例えばＶ　Ｔ　Ｒ（５１に記録し
たり、モニタ受像機（６）に供給してビデオ画像をモニ
タできるようにする。

データ処理部（３）は入力画像メ１：１月２）にスト１
された画像データを読み出してこれに種々の加二［処理
を加え、その処理後のデータを出力画像メモリ（２Ｂ）
に害き込む処理を行う。

メモリ部（２）への書き込み及び読み出しは１ＩｈＩ像
のまとまり、すなわち１フイールドあるいは１フレ一ム
ｍ位でなされる。このため人ノ月内像メｅす（２Δ）及
び（２Ｂ）の各々はｌフィールドあるいは１フレ一ム分
の画像データ分の容量を有するメモリを複数枚有する。

ここで、画像のまとまり　（フィールド又はフレーム）
の開始のタイミングに合わせてデータ処理部（３）で処
理をしなければならないが、処理開始タイミングはビデ
オ（Ｍ　号のフィールドやフレームの開始情報を持つ入
出力部（１１が管理している。第６図１においてｆＮＦ
号ＳＴがその処理開始タイミング信号である。

〔発明が解決しようとする問題点〕

ところで、データ処理部（３）でなされる処理内容が比
１校的簡単で１フイールド又は１フレームの時間内に終
了するのであれば処理開始タイミング信号としてビデオ
信号の１フイールド又は１フレームの開始情報をそのま
ま用いることができる。

しかしながら、データ処理部（３）での処理内容によっ
ては複雑で処理時間が１フイールド又は１フレームを越
える場合もあり、しかも入力画像の内容に依存して処理
時間が変わるような場合には、いつ現在行っている処理
が終わるのかがわからないので、次の処理の開始の指示
を出すタイミングが難しい。結局、従来はこのような場
合には、十分余裕を持った間隔の処理開始タイミング信
号を処理部（３）に送るか、あるいは人間が介在して処
理開始タイミング信号を発生させる等の手法が用いられ
ていたが、いずれにしても処理の時間効率が悪く、高速
処理には向かないという欠点があった。

ｃ問題点を解決するための手段〕 この発明においてはデータ処理部より入出力部にブロッ
ク単位の処理の終ｒをボず信号を供給し、入出力部にお
いてこの処理終了を示す信号に基づいて処理開始タイミ
ング信号をデータプロ・ツク周期に同期して形成し、ご
の処踵開始タイミング信号をデータ処理部に供給する。

〔作用〕

入出力部とデータ処理部との間において交信をしてデー
タ処理部での処理が終了したことを入出力部で検知し、
処理開始タイミング信号をこれに基づいて発生させるの
で、データ処理部において所要時間が一定でない処理を
効率よく連続的に行えるものである。

〔実施例〕

第１図はこの発明装置をビデオ画像処理に通用した場合
の一実施例で、この例はよりデータ処理の高速化を実現
したものである。

すなわち、この例ではデータ処理部を主として画素値を
計算するプロセッサの系（以下ＰＩＰと称す）（３０＾
）とアドレスの管理等のデータの流れの管理と処理のタ
イミング合わせを司るプロセッサの系（以下ＰＶＰと称
す）（３０Ｂ）とに分ける。

従来のデータ処理部ではこの両者の処理時間を合計した
処理時間を必要とするのに対し、このように分ければ両
者のうち、より大きい方の処理時間で済む（前掲特開昭
５８−２１５８１３号公報参照）。

したがって、この例の場合にはビデオデータ処理をリア
ルタイムで行うことが可能になるほどの高速処理ができ
る。

また、同図において（１０）は入出力部（以゛ド１０Ｃ
と称す）、（２０）はメモリ部（以−ト■ＩＭと称す）
で、これは人力画像メモリ　（Ｖ［ＭＩＮ　）（２〇八
）と出力画像メモリ　（ＶＩＭＯｌｌＴ）　　（２０Ｂ
　）　　とからなる。（４０）は処理の実行、停止をコ
ントロールするプロセ゛ツサ（以゛ドＦＣと称す）であ
る。

１０ｃ（ｉｏ）は前述と同様にビデオカメラやＶＴＲか
らのビデオ信号をΔ／Ｄ変換し、入力画像メモリ　（２
０Δ）に画像イメージで書き込み、また、処理後の画像
を出力画像メモリ　（２０Ｂ　）から読み出し、Ｄ／Ａ
変換し、モニタ等に出力する。

この場合、このｌ０Ｃ（１０）に人出力６Ｊ能な信号は
ＮＴＳＣ方式あるいはＲ，Ｇ、Ｂ方式のビデオ信号であ
り、その方式の指定はＴＣ（４０）によりなされる。ま
た、１画素は例えば８ビツトのデータとされる。

ＶＩＭ（２０）は複数枚のフレームメモリ、例えば１２
枚の７６５Ｘ　５１２バイトのフレームメモリから構成
されている。この例の場合、これら１２枚のフレームメ
モリの使われ方は固定的ではなく、処理１」的に応じ、
あるいは処理対象画像に応じ、入力画像メモリ　（２０
＾）と出力画像メモリ　（２０Ｂ　）とに自由に割り当
てることができるようにされている。また、メモリは２
枚１組にして使用され、一方が書き込み状態のとき、他
方より読み出しができるようにされて、Ｉｏｃ（１０）
によるＶＩＭ（２０）の外部からの処理と、ＰＩＦ（３
０Ａ）及びＰＶＰ（３０Ｂ）によるＶＩＭ（２０）の内
部での処理が並行して行えるようにされている。この場
合において、このＶＩＭ（２０）の複数枚のフレームメ
モリが、ｌ０ｃ（１０）の支配下におかれるか、ＰＶＰ
（３０Ｂ）の支装置・におかれるかの支配モート信号は
ｌ０Ｃ（１０）より発生し、ＶＩＭ（２０）に供給され
ている。

ＰＩＰ（３０八）とＰＶＰ（３０Ｂ）は基本的には同じ
アーキテクチャで、制御部、演算部、メモリ部、人出力
ボートからなる独立のプロセッサで、それぞれ複数の単
位プロセッサからなるマルチプロセッサ構成とされ、主
として並列処理方式により処理の高速化が図られている
。

ＰＩＰ（３０Ａ）は例えば６０枚のＰＩＦプロセッサと
数枚のサブのプロセッサを有し、ＶＩＭ（２０）よりの
画像データを加工又は内部で画像データを生成する。こ
のＰＩＦ（３０／ｌ）のクロックはＴＣ（４０）より供
給される。

ＰＶＰ（３０Ｂ）は３０枚はどのプロセッサを有し、Ｖ
ＩＭ（２０）よりの画素データのＰＩＰ（３０＾）への
割り当てや回収などＶＴＭ（２０）より内側の画像デー
タの流れをコントロールする。

すなオフち、ｐｖＰ（３０Ｂ）ではＶＩＭ（２０）への
アドレスデータ及びコントロール信号を生成し、これら
をＶＩＭ（２０）に供給するとともに、ＰｒＰ（３０＾
）の人出力コントロール信号や他のコントロール信号を
生成し、これらをＰＩＰ（３０Ａ）に供給する。

この１ｔｈｉ像データ処理としては常に人力画像メモリ
　（２０八）の１枚のフレームよりのデータのみを処理
して出力画像メモリ　（２０Ｂ　）にその処理後のデー
タを書き込む場合のみのではなく、複数枚のフレームメ
モリよりの複数フレームにまたがるデータを用いて処理
を行うこともある。

そして、ＰＴＰ（３０八）及びＰＶＰ（３０Ｂ）での演
算桁数は１６ビツトが標準で画像データ処理の演算処理
は１フレームのｌｌＩ！ｌ像データは１フレ一ム以内の
処理すなわちリアルタイム処理ができるような処理速度
が可能とされる。もっとも、Ｉフレーム以上の処理時間
を必要とする処理もある。

この場合、ＰＩＦ（３０八）及びＰＶＰ（３０Ｂ）によ
る画像データ処理はフレーＪ・に同期して行われる。こ
のため、ＰＶＰ（３０Ｂ）にはｌ０ｃ（１０）よりフレ
ームに同期した処理開始タイミング信号ＰＳが供給され
る。この信号ＰＳは１ＪＩｉ常ハイレヘルで、処理開始
タイミングになるとローレベールとなる。一方、ｐｖｐ
（３０Ｂ）からは１つの処理が終了したことをボす信号
ＯＫがｌ０ｃ（ｔｏ）に供給される。この信号ＯＫはＰ
ＶＰ（３（ＩＢ）のプ「Ｉセッサのうち処理系のタイミ
ング管理を司るごのＰＶＰ（３０Ｂ）の中核のプロセッ
サより処理が終わると出力される。

すなわら、第２図はそのプロセッサより他号ＯＫを出力
する手段の一例としてのプログラムのフローチャートで
、ステップｃｔｏｔ　：ｌではｌ０Ｃ（１０）からの処
理開始タイミング信号ＰＳがローレヘルになったことを
プログラム的に検出する。そして、信号ＰＳがローレヘ
ルになったことを検出すると、このプロセッサが走り出
し、他のプロセッサにプログラムによりタイミング（オ
号を出して、ＶＩＭ（２０）にアドレスを供給し、ＶＩ
Ｍ（２０）よりの画像データを読み出してＰＩＰ（３０
Ａ）にて加工処理を行う　（ステップＣｌＯ２）　）。

そして、処理が終わると信号ＯＫを出力して停止しくス
テップ（１０３）　）　、次の処理開始タイミング信号
ＰＳを持つ（ステップ（１０１）　）。

信号ＰＳはｌ０Ｃ（１０）において次のようにして生成
される。

１０Ｃ（１０）は例えば第３図のように構成される。

すなわち、（１１）はクロック形成用のＰ　Ｌ　Ｌ回路
で、大力ビデオ信号の例えばサブキャリアの位相にロッ
クしたクロックをこれより得る。

（１２）はインターフェースで、ＰＬＬ回路（１１）よ
りのクロックを分割及び一部遅延してｌ０Ｃ（１０）内
の各部及びＶｌ旧Ｎ（２〇八）及びＶＴＭＯＵＴ（２０
Ｂ　）に供給する１す」きをする。

（１３）はＡ／Ｄコンバータで、大カビデオｆｇ号がこ
れにおいてインターフェース（１２）よりのサンプリン
グクロック（例えは１４．３２ＭＨｚ）が用いられζ例
えば１サンプル８ビツトのデジタル内像データに変換さ
れる。

（１４）は入力回路で、Ａ／Ｄコンバータ（１３）より
のデジタル画を象データがこれに供給され、これよりＶ
ＴＭＩＮ　　（２０Ａ　）に送られて書き込まれる。

この場合、入力回路（１４）にはＴＣ＜４０）より方式
（ＮＴＳＣ又はＲ，Ｇ、Ｂ）の指定信号が供給される。

そして、ＮＴＳＣ信号であれば人力画像メモリとしては
２枚（あるいは２枚以上）のフレームメモリが用いられ
て、交互にデータが書き込まれる。

また、Ｒ，Ｇ、　　ＢＳｉ色信号であれば、１２枚のフ
ームメ七りのうち６枚のフレームメモリが入力画像メモ
リとされ、■原色信号あたり２枚のフレームメモリに交
互に書き込まれ、書き込まれていないフレームメモリよ
り読み出しがなされる。

そして、前述したように、メモリにストアされた画像デ
ータはｌ０Ｃ（１０）と切り離されてＰＶＰ（３０Ｂ　
）により流れがコントロールされることになる。

この場合、この入力回路（１４）よりは同期信号やバー
スト信号部分は除かれた有効信号のみがり■旧Ｎ（２０
八）に供給され、インターフェース（１２）よりのクロ
ックに従って１フレ一ム分毎に書き込まれる。

また、この入力回路（１４）ではビデオ信号中のバース
ト信号とクロックとが位相圧絞されて、その比較出力が
位相制御用としてＰ　Ｌ　Ｌ回路（１１）に供給されて
、ごのＰＬＬ１路（１１）よりのクロックがビデオ信号
中のザブキャリアに位相ロックさせられる。

さらに、この入力回路（１４）ではバースト信号部分を
抜き出すための信号、同期信号やバースト信号部分が画
像信号部分かをボず有効無効信号、各フレームの１ライ
ン目を示すフレーム開始信号ＦＬ、フィールド毎の垂直
ブランキングを示す信号、ラインの最初を示す信号等か
らなるビデオＩＤ信号が生成され、この入力回路（１４
）において使用されるとともに後述する出力回路（１５
）に供給されて使用される。

（■５）は出力回路で、ＶＩＭＯＵＴ　（２０Ｂ　’）
より処理後のとデオデータが１フレ一ム単位で読み出さ
れてこの出力回路（■５）に供給される。

読み出されたデータは同期信号がバースト信号は含んで
いない。このため、この出力回路（１５）では同期信号
、バースト信号、垂直ブランキング信号を生成するＲＯ
Ｍを内蔵しており、ＮＴＳＣ信号の場合、ＶＩＭＯＵＴ
　（２０Ｂ　）からのデータを（必要なら組みかえて）
ごれら同期信号、バースト信号、垂直ブランキング信号
とともにＤ／Ａコンバータ（１６）に送る。

また、３環色信号である場合にも、外部同期信号が必要
であり、これもこの回路（１５）で生成され、モニター
等に供給されるようにされている。

また、この出力回路（１５）では、ＶＩＭ（２０）をコ
ントロールする信号が形成される。すなわち、ＶＩＭ（
２０）がｌ０Ｃ（１０）に支配されるモードか、Ｐ　Ｖ
　Ｐ　（３０Ｂ　）に支配されるモードかを表す支配モ
ート信号が形成され、ＶＩＭ（２０）に供給される。Ｖ
ＩＭ（２０）は複数枚のフレームメモリを有しているが
、この支配モード信号により人力データを取り込むある
いは出力データを読み出すメモリだけがｌ０Ｃ（１０）
の支配下におかれる。

この支配モード信号の切換のタイミングは信号ＯＫに基
づいて決定される。

また、この出力回路（１５）ではＶＩＭ（２０）へのア
ドレス信号及び書き込み読み出しを制御する湘き込みイ
ネーブル信号を生成し、ＶＩＭ（２０）のｌ０Ｃ（１０
）に支配されるメモリに送られる。

ＰＶＰ（３０Ｂ）に支配されるメモリには、このＰＶＰ
（３０Ｂ）よりアドレス及び他のコントロール信号が供
給される。

さらに、この出力回路（１５）では処理開始タイミング
信号ＰＳを、入力回路（１４）よりのフレーム開始信号
ＦＬと、ＰＶＰ（３０Ｂ）からの処理路ｒ信号ＯＫとか
ら生成される。

すなわち、第４図はその信号ＰＳを生成する手段の一例
で、フレーム開始信号ＦＬは各フレームの始めの時点で
１クロフ、り周期分の間、ローレベルになる信号（第５
図Ａ）である。このフレーム開始信号ＦＬは遅延回路（
２１）において１クロック周期分遅延された後、Ｄ形フ
リップフロップ（２２）のクリア端子に供給される。一
方、このＤ形フリップフロップ（２２）のクロック端子
には処理路Ｙ時、ＰＶＰ（３０Ｂ）より１クロック周期
分の間ハイレベルとなる１３号ＯＫ（第５図Ｂ）が供給
される。

また、このフリップフロップ（２２）のＤ入力は常にハ
イレベルとなっ′ている。

したがって、信号ＯＫが到来するまで、當にこのフリッ
プフロップ（２２）はフレーム開始信号ＦＬによってク
リアされて、その百出力ＤＦ（第５図Ｃ）はハイレベル
のままである。

そして、信号ＯＫが到来すると、このフリップフロップ
（２２）の出力ＤＦはローレベルになる。

この出力ＤＦはオアゲート（２３）に供給される。

また、このオアゲート（２３）にはフレーム開始信号Ｆ
Ｌが供給されている。このオアゲーｈ　（２３）の出力
が信号ＰＳ（第５図Ｄ）で、出力ＤＦがローレベルであ
るときにフレーム開始信号ＦＬが到来すればその出力Ｐ
Ｓがその信号ＦＬのローレベル期間だけローレベルにな
る。

こうして、信３＋ＯＫが得られたときだけ、フレームに
同期した処理開始タイミングイコ号ＰＳが得られる。

リアルタイムで処理をなす場合には、信号ＯＫは各フレ
ームの終りで必ず得られるため、信号ＰＳはフレーム開
始信号ＦＬと同し信号になる。

一方、処理時間が１フレームより長い場合には、信号Ｐ
Ｓはフレーム周期とはならず、信号ＯＫが出た次のフレ
ームの始めで得られる。

なお、以上はデータ処理をすべて人間の手の介入なしに
自’ｆｄｒ的に行う場合で、前の処理が終ね−。

た時点の次のフレームを自動的に取り込んで処理する場
合であるが、ユーザーが希望とするフレームのデータに
ついて処理することができるようにマニュアルスイッチ
等が設けられ、処理したいフレームを指定したときは、
その指定されたフレームにおいて信号ＰＳがゲートされ
るようにされて、その［旨定されたフレームの始の時点
でのみ信号ＰＳが得られるようにされる。

なお、以上はこの発明装置をビデオ信号処理に適用した
場合であるが、オーディオ信号や他の信号をデジタル処
理する場合にも、単位時間分毎にメモリにストアして、
その単位時間分の信号毎に処理するものであるので、こ
の発明はこれらビデオ信号以外の情報信号処理に通用可
能である。

〔発明の効果〕

ごの発明においては、データ処理部と入出力部との間で
交信をし、データ処理部より前のデータ処理が終γした
ことを示す信号を得てから処理開始タイミング信号を発
生させるようにしているので、前の処理が終了していな
いときに次の処理開始信号が発生ずるなどという不都合
はない。

また、処理時間の余裕をとって処理開始タイミングを決
める必要はないので効率のよいデータ処理が可能となる
ものである。

【図面の簡単な説明】

第１図はこの発明装置の一例のブロック図、第２図はそ
の一部回路の動作のフローチャート、第３図はその一部
回路の一例の構成を示す図、第４図はこの発明の要部の
一例のブロック図、第５図は第４図の説明のためのタイ
ミングチャート、第６図はビデオ画像処理装置の一例の
ブロック図である。 （１０）は入出力部、（２ＯＡ）及び（２０Ｂ　＞は人
力及び出力画像メモリ、（３０＾）及び（３０Ｂ　）　
はデータ処理のためのプロセッサである。 １０Ｃｆ）向合す構造０フ゛ロヅグ図 第３図 Ｌ 第、４図 Ａ　　　（ＦＬン 信号ＰＳガ勿式のクィミシグナ＝−ト 第５図 第６図

Claims (1)

1. 【特許請求の範囲】 入出力部と、メモリ部と、データ処理部とを有し、上記
   入出力部とデータ処理部との間で上記メモリ部を介して
   データをブロック単位でやり取りし処理するものであっ
   て、 上記データ処理部より上記入出力部にブロック単位の処
   理終了を示す信号を供給するとともに上記入出力部より
   上記処理終了を示す信号に基づいて形成され、データブ
   ロック周期に同期した処理開始タイミング信号を上記デ
   ータ処理部に供給するようにした情報処理装置。