JP2000059719A - 画像処理装置 - Google Patents

Abstract

(57)【要約】 【課題】 メモリ容量を増やすことなく画像データの転
送を高速に行うことができる画像処理装置を得る。 【解決手段】 データサイズ削減手段４１でデータサイ
ズを削減されたデジタル画像データにマイクロプロセッ
サ４８において画像処理を施すことで高速な画像処理が
可能となり、また記憶容量の総計が画像１フレーム分と
同等以上で同容量の２つのバッファ４６、４７を設ける
ことで上記画像処理と画像データの転送を並列して行な
うことを可能にし高速な出力手段７４への出力を行うよ
うにした。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は画像処理装置、特に
デジタルスチルカメラにおける画像処理装置に関するも
のである。

【０００２】

【従来の技術】デジタルスチルカメラにおいて連写速度
の向上を図る構成が、特開平２−２３４５７５号公報に
記載されている。図１５はその構成部図を示す。１は撮
影レンズ、２は固体撮像素子、３はアナログ画像信号処
理回路、４はアナログ−デジタル変換器(Ａ／Ｄ変換
器)、５はクロック回路、６はシャッター毎に４個の接
点ａ、ｂ、ｃ、ｄに切り換わるロータリ・スイッチ、
７、８、９、１０はデータ書き込み速度の速いバッファ
・メモリ、１１、１２、１３、１４はメモリ・パック、
２０は４個のメモリ・パックを具備するメモリ・カート
リッジである。バッファ・メモリ７、８、９、１０はほ
ぼ画像１枚分のメモリ容量を持つ。

【０００３】撮影レンズ１による被写体像は固体撮像素
子２により電気信号に変換され、公知のアナログ画像信
号処理回路３で処理されてＡ／Ｄ変換器４により８ビッ
トのデジタル・データに変換される。ロータリ・スイッ
チ６は撮影画面毎に切り換わり、例えば、最初の撮影画
面ではａ接点に接続し、次の撮影画面ではｂ接点に接続
し、その次の画面ではｃ接点に接続する。このようにし
て、撮影画面毎に、循環的にａ、ｂ、ｃ、ｄの各接点に
接続する。これにより、例えば、最初の画素データは全
てバッファ・メモリ７に書き込まれ、次の撮影画面の画
素データは全てバッファ・メモリ８に書き込まれる。

【０００４】バッファ・メモリ７、８、９、１０への書
き込みは極く短時間に行われるので、連写速度を上げる
ことができる。バッファ・メモリ７、８、９、１０のデ
ータは、順次、それぞれ対応のメモリ・パック１１、１
２、１３、１４に書き込まれる。バッファ・メモリ７、
８、９、１０のデータはロータリ・スイッチ６からのデ
ータ・書き込みが開始される前に、対応のメモリ・パッ
ク１１、１２、１３、１４に転送されていればよいか
ら、メモリ・パック１１、１２、１３、１４のメモリ素
子としては、バッファ・メモリ７、８、９、１０に比べ
て低速のものを使用できる。

【０００５】連写時には、例えば撮影画像の全画素デー
タをバッファ・メモリ７に書き込んだ時点でロータリ・
スイッチ６はｂ接点に切り換わり、次の撮影画像データ
がＡ／Ｄ変換器４でデジタル化され、バッファ・メモリ
８に書き込まれている間に、バッファ・メモリ７のデー
タが順次メモリ・パック１１に記録される。

【０００６】このように１画面毎にロータリ・スイッチ
６を切り換えてバッファ・メモリ７、８、９、１０を循
環的に選択することにより、メモリ・カートリッジ２０
のメモリ・パック１１、１２、１３、１４が低速であっ
ても、連写速度を高めることができる。

【０００７】

【発明が解決しようとする課題】従来の画像処理装置は
以上のように構成されていたが、ところで、近年、いわ
ゆるデジタル(電子)スチルカメラにおいても、より高機
能で携帯性の高いものが求められ、連写機能の付加や小
型化の傾向が著しい。

【０００８】このような状況にあって、前記のような従
来のデジタル(電子)スチルカメラの画像処理装置におい
ては、ほぼ画像１枚分のメモリ容量を持つバッファを複
数個持つ必要があり、小型化の大きな障害となってい
た。

【０００９】本発明は、かかる従来のデジタルスチルカ
メラの画像処理装置の問題を解決するためになされたも
ので、メモリ容量を増やすことなく画像データの転送を
高速に行うことができる画像処理装置を得ることを目的
とする。

【００１０】

【課題を解決するための手段】上記の目的に鑑み、この
発明は、被写体からの画像の光をデジタル信号に変換す
る入力デジタル変換手段と、この入力デジタル変換手段
からのデジタル画像データのデータサイズを半分に削減
するデータサイズ削減手段と、前記デジタル画像データ
の１フレーム分の半分と同等以上の記憶容量をそれぞれ
有する前記デジタル画像データを一時的に保管するため
の第１及び第２の記憶手段と、画像処理を行うデジタル
画像データを保管する記憶容量が前記デジタル画像デー
タの１フレーム分と同等以上である第３の記憶手段を設
けデジタル画像データの１フレーム分毎に画像処理を行
うマイクロプロセッサと、前記デジタル画像データの１
フレーム分単位で、前記データサイズ削減手段からのデ
ータサイズが削減された画像データの前記第１の記憶手
段への一時保管のための転送と、前記マイクロプロセッ
サで画像処理が施された前のフレーム分の画像データの
前記第３の記憶手段から第２の記憶手段への一時保管の
ための転送とを同時に行い、かつ前記第１の記憶手段か
ら前記マイクロプロセッサの前記第３の記憶手段へ画像
データを転送して画像処理を行うのと、前記第２の記憶
手段に一時保管された前のフレーム分の画像処理済みの
画像データの後段への転送とを平行して行う高速出力モ
ードを含むデータの流れ制御を行うバッファ制御手段
と、を備えたことを特徴とする画像処理装置にある。

【００１１】またこの発明は、前記バッファ制御手段
が、前記デジタル画像データの１フレーム分単位で、前
記入力デジタル変換手段からのデジタル画像データを２
分割した上位及び下位のデジタル画像データを前記第１
及び第２の記憶手段に一時保管し、その後、前記第１及
び第２の記憶手段から画像処理のために前記マイクロプ
ロセッサの前記第３の記憶手段に画像データをそれぞれ
転送し、さらに画像処理された上位及び下位の画像デー
タを前記第３の記憶手段から再度前記第１及び第２の記
憶手段に一時保管した後、後段に転送する高画質モード
をさらに含み、前記高速出力モードと高画質モードの切
替えが可能であることを特徴とする画像処理装置にあ
る。

【００１２】またこの発明は、前記データサイズ削減手
段が、前記入力デジタル変換手段からのデジタル画像デ
ータの間引きを行なうことを特徴とする画像処理装置に
ある。

【００１３】またこの発明は、前記データサイズ削減手
段が、前記入力デジタル変換手段からのデジタル画像デ
ータを２分割した上位データ及び下位データのそれぞれ
の上位側データのみを抽出することを特徴とする画像処
理装置にある。

【００１４】またこの発明は、前記データサイズ削減手
段は、前記入力デジタル変換手段からのデジタル画像デ
ータの輝度成分に相当するデータのみを抽出することを
特徴とする画像処理装置にある。

【００１５】またこの発明は、画像処理されたデジタル
画像データを表示する表示手段をさらに備えたことを特
徴とする画像処理装置にある。

【００１６】またこの発明は、画像処理されたデジタル
画像データを無線回線などを使用して送受信する伝送手
段をさらに備えたことを特徴とする画像処理装置にあ
る。

【００１７】またこの発明は、画像処理されたデジタル
画像データを記憶素子などに保存する保存手段をさらに
備えたことを特徴とする画像処理装置にある。

【００１８】またこの発明は、被写体からの画像の光を
デジタル信号に変換する入力デジタル変換手段と、この
入力デジタル変換手段からのデジタル画像データのデー
タサイズを半分に削減するデータサイズ削減手段と、前
記デジタル画像データの１フレーム分の半分と同等以上
の記憶容量をそれぞれ有する前記デジタル画像データを
一時的に保管するための第１及び第２の記憶手段と、画
像処理を行うデジタル画像データを保管する記憶容量が
前記デジタル画像データの１フレーム分と同等以上であ
る第３の記憶手段を設けデジタル画像データの１フレー
ム分毎に画像処理を行うマイクロプロセッサと、前記デ
ジタル画像データの１フレーム分単位で、前記データサ
イズ削減手段からのデータサイズが削減された画像デー
タの前記第１の記憶手段への一時保管のための転送と画
像処理が施された前のフレーム分の画像データの前記第
３の記憶手段から第２の記憶手段への一時保管のための
転送、または前記データサイズ削減手段からのデータサ
イズが削減された画像データの前記第２の記憶手段への
一時保管のための転送と画像処理が施された前のフレー
ム分の画像データの前記第３の記憶手段から第１の記憶
手段への一時保管のための転送を同時に行い、また前記
第１の記憶手段から前記マイクロプロセッサの前記第３
の記憶手段へ画像データを転送して画像処理を行うこと
と前記第２の記憶手段に一時保管された前のフレーム分
の画像処理済みの画像データの後段への転送、または前
記第２の記憶手段から前記マイクロプロセッサの前記第
３の記憶手段へ画像データを転送して画像処理を行うこ
とと前記第１の記憶手段に一時保管された前のフレーム
分の画像処理済みの画像データの後段への転送とを平行
して行う高速出力モードを含むデータの流れ制御を行う
バッファ制御手段と、を備えたことを特徴とする画像処
理装置にある。

【００１９】またこの発明は、前記バッファ制御手段
が、前記デジタル画像データの１フレーム分単位で、前
記入力デジタル変換手段からのデジタル画像データを２
分割した上位及び下位のデジタル画像データを前記第１
及び第２の記憶手段に一時保管し、その後、前記第１及
び第２の記憶手段から画像処理のために前記マイクロプ
ロセッサの前記第３の記憶手段に画像データをそれぞれ
転送し、さらに画像処理された上位及び下位の画像デー
タを前記第３の記憶手段から再度前記第１及び第２の記
憶手段に一時保管した後、後段に転送する高画質モード
をさらに含み、前記高速出力モードと高画質モードの切
替えが可能であることを特徴とする画像処理装置にあ
る。

【００２０】

【発明の実施の形態】実施の形態１．図１は本発明の一
実施の形態に係わる画像処理装置の概略構成を示す図で
ある。図１５に示した従来の画像処理装置と同様に、撮
影レンズ３１、撮影レンズ３１による被写体像を電気信
号に変換する固体撮像素子３２、固体撮像素子３２によ
る電気信号を処理するアナログ画像信号処理回路３３、
アナログ画像信号処理回路３３によるアナログ信号をデ
ジタル信号に変換するＡ／Ｄ変換器３４を備える。な
お、ここでは一例としてＡ／Ｄ変換器３４からは１６ビ
ットのデジタル画像データが出力されるものとして説明
する。

【００２１】一方、本発明に係わる画像処理装置は前記
従来例と異なり、図１に示す４１はＡ／Ｄ変換器３４に
よるデジタル画像データのデータサイズを削減するデー
タサイズ削減手段、４２はデータサイズ削減後の８ビッ
トの画像データサイズ削減後の画像データ出力バス、４
３ａはＡ／Ｄ変換器３４から出力される１６ビットのデ
ジタル画像データのうち上位８ビット［１５：８］を転
送する全画素用上位データバス、４４ａは１６ビットの
デジタル画像データのうち下位８ビット［７：０］を転
送する全画素用下位データバス、４３ｂはバスセレクタ
１０２で選択された後の上位データバス、４４ｂは下位
データバス、４６は上位データバス４３ｂに接続された
第１のバッファ、４７は下位データバス４４ｂに接続さ
れた第２のバッファ、４８は画像処理を行うマイクロプ
ロセッサ、４９はマイクロプロセッサ４８が画像処理を
行う際に使用する第３のバッファ、５０はマイクロプロ
セッサ４８に接続される上位データバス４３ｂの開閉を
行うスイッチ、５１はマイクロプロセッサ４８に接続さ
れる下位データバス４４ｂの開閉を行うスイッチ、５２
は後述のバスセレクタ１０２、スイッチ１００、第１の
バッファ４６、第２のバッファ４７、スイッチ５０、５
１を制御するバッファ制御部、５３ａ、５３ｂ、５３ｃ
はバッファ制御部５２からマイクロプロセッサ４８、第
１のバッファ４６及び第２のバッファ４７に出力される
アドレスバス、５４はＡ／Ｄ変換器３４から画像１フレ
ームごとに出力されるフレーム信号、５５はＡ／Ｄ変換
器３４が画像データを出力するために使用する画素クロ
ック、７４は第１のバッファ４６及び第２のバッファ４
７及び第３のバッファ４９に記憶されたデジタル画像デ
ータを出力する出力手段、１００は下位データバス４４
ｂの接続あるいは切断を行なうスイッチ、１０２は高画
質モードと高速出力モードで、データサイズ削減後の８
ビットの画像データ出力バス４２とＡ／Ｄ変換器３４か
ら出力される１６ビットのデジタル画像データのうち上
位８ビット［１５：８］を転送する全画素用上位データ
バス４３ａを選択しいずれか一方を出力するバスセレク
タとを備えている。

【００２２】ここで高画質モードとはデータサイズ削減
手段４１を使用せず、Ａ／Ｄ変換器３４からの全画素デ
ータを使用して画像処理を行ない画質を優先するもので
あり、高速出力モードとはデータサイズ削減手段４１を
使用して画像データを削減し画像処理を行ない、速度を
優先したものである。

【００２３】また、第１のバッファ４６と第２のバッフ
ァ４７の記憶容量は同じであり、その合計は、Ａ／Ｄ変
換器３４からの１フレーム分のデータ量と同等以上(す
なわちそれぞれ１フレーム分の半分と同等以上の記憶容
量を有する)である。

【００２４】なお図１中、撮影レンズ３１、固体撮像素
子３２、アナログ画像信号処理回路３３及びＡ／Ｄ変換
器３４が入力デジタル変換手段を構成し、第１のバッフ
ァ４６および第２のバッファ４７がそれぞれ第１の記憶
手段および第２の記憶手段を構成し、マイクロプロセッ
サ４８の第３のバッファ４９が第３の記憶手段を構成
し、スイッチ５０、５１、１００、バスセレクタ１０
２、バッファ制御部５２及び各バスがバッファ制御手段
を構成する。

【００２５】次に高画質モードの動作について説明をす
る。マイクロプロセッサ４８から高画質モードの信号を
受けたバッファ制御部５２は、バスセレクタ１０２を制
御して、全画素用上位データバス４３ａ及び全画素用下
位データバス４４ａを選択し、Ａ／Ｄ変換器３４から出
力される全画素データのうち上位８ビットを第１のバッ
ファ４６に、下位８ビットを第２のバッファ４７に１フ
レーム分保管する。このときシステムバスのアクセス権
はバッファ制御部５２が獲得しており、マイクロプロセ
ッサ４８は第３のバッファ４９へのアクセスのみが可能
なホールド状態となっている。また、スイッチ５０、５
１、１００は接続された状態である。保管完了後、バッ
ファ制御部５２から出力されるアドレスによって、第１
のバッファ４６及び第２のバッファ４７から第３のバッ
ファ４９に、保管した１フレーム分の画像データが転送
される。

【００２６】第３のバッファ４９への転送が完了する
と、バッファ制御部５２から転送完了の信号を受けたマ
イクロプロセッサ４８が、スレーブモードから画像処理
を行なうマスターモードに切り換わり、第３のバッファ
４９のデータに対して画像処理を開始する。画像処理が
完了すると、マイクロプロセッサ４８は再びスレーブモ
ードとなり、マイクロプロセッサ４８から画像処理完了
の信号を受けたバッファ制御部５２が今度は第３のバッ
ファ４９から第１のバッファ４６及び第２のバッファ４
７に画像処理を施した画像データを一時転送し、転送完
了後、第１のバッファ４６及び第２のバッファ４７のデ
ータを後段の出力手段７４に転送を行なう。

【００２７】上記の制御により全画素データを使用した
高画質な画像を出力手段７４に転送する。

【００２８】次に高速出力モードの動作について説明す
る。マイクロプロセッサ４８から高速出力モードの信号
を受けたバッファ制御部５２は、バスセレクタ１０２を
制御して、データサイズ削減後の画像データ出力バス４
２を選択し、スイッチ５０とスイッチ５１及びスイッチ
１００の接続を切断する。次にデータサイズ削減手段４
１によって画像データが全画素データを使用した場合の
１／２以下に削減され、まず、１フレーム目の画像デー
タが上位データバス４３ｂを経由して第１のバッファ４
６に一時保管される。一時保管完了後、スイッチ５０が
接続され第１のバッファ４６から第３のバッファ４９に
画像が転送される。転送完了後、スイッチ５０が切断さ
れマイクロプロセッサ４８が第３のバッファ４９に対し
て画像処理を施し、画像処理完了後、スイッチ５１が接
続され、第３のバッファ４９から第２のバッファ４７に
対して画像処理を施した画像の転送が行なわれると同時
に次のフレームの画像データが上位データバス４３ｂを
経由して第１のバッファ４６に一時保管される。一時保
管完了後、スイッチ５０が接続され、スイッチ５１が切
断されて第１のバッファ４６から第３のバッファ４９に
画像が転送されると同時に第２のバッファ４７から画像
処理を施した画像が出力手段７４に転送される。その後
スイッチ５０が切断され、マイクロプロセッサ４８が第
３バッファ４９に対して画像処理を施す。

【００２９】上記の制御をさらに次のフレーム以降につ
いても繰り返すことにより、データサイズ削減手段４１
によってデータサイズを削減された画像データに、マイ
クロプロセッサ４８により画像処理を施した画像を高速
に出力手段７４に転送することを実現する。

【００３０】すなわち、デジタル画像データの１フレー
ム分単位で、データサイズ削減手段４１からのデータサ
イズが削減された画像データの第１のバッファ４６への
一時保管のための転送と、マイクロプロセッサ４８で画
像処理が施された前のフレーム分の画像データの第３の
バッファ４９から第２のバッファ４７への一時保管のた
めの転送とを同時に行い、かつ第１のバッファ４６から
マイクロプロセッサ４８の第３のバッファ４９へ画像デ
ータを転送して画像処理を行うのと、第２のバッファ４
７に一時保管された前のフレーム分の画像処理済みの画
像データの後段への転送とを平行して行う。

【００３１】また、本実施の形態ではデータバス幅を１
６ビットとしているが、これに限定するものではなく、
データバス幅が８ビットであるならば上位４ビット、下
位４ビットに、データバス幅が１０ビットであるならば
上位５ビット、下位５ビットに分割すればよい。

【００３２】実施の形態２．図２は本発明の別の実施の
形態に係わる画像処理装置が備えるデータサイズ削減手
段の概略構成を示す図、図３は画像処理装置が備えるデ
ータサイズ削減手段の動作を説明するためのタイミング
チャート、図４は画像データサイズ削減後の画像データ
出力バスに出力される画像データ出力形式、図５は８ビ
ットＲＧＢ出力形式の例、図６は１６ビットＲＧＢ出力
形式の例をそれぞれ示す。なお、ここでは一例としてＡ
／Ｄ変換器３４からはＹ、Ｕ／Ｖ形式の１６ビットのデ
ジタル画像データが出力され、上位８ビット［１５：
８］にＹデータが、下位８ビット［７：０］にＵ／Ｖデ
ータが出力される場合を例に挙げ説明する。

【００３３】図２及び図３に示した５６はＡ／Ｄ変換器
３４からの上位８ビットデータである入力Ｙデータ、５
７はＡ／Ｄ変換器３４からの下位８ビットデータである
入力Ｕ／Ｖデータ、５８は入力Ｙデータ５６及び入力Ｕ
／Ｖデータに水平方向の間引き処理を施し、データサイ
ズを１／２に削減する間引き処理部、５９は間引き後の
上位データである間引き後の出力Ｙデータ、６０は間引
き後の下位データである間引き後の出力Ｕ／Ｖデータ、
６１、６２、６３、６４、６５及び６６はバスの切り換
えを行なうスイッチ、６７及び６９はＹデータを保管す
る８ビットのＹデータバッファ、６８及び７０はＵ／Ｖ
データを保管する８ビットのＵ／Ｖデータバッファ、７
１はスイッチ６１〜６６及び間引き処理部５８を制御す
る間引き制御部、図３の７３は画素クロック５５より生
成し、２画素おきにＬｏｗ優位となる間引きフラグであ
る。

【００３４】スイッチ６１は間引きフラグ７３がＬｏｗ
の期間のみ画素クロック５５に同期してａとｂに交互に
接続され、間引きフラグ７３がＬｏｗとなると同時にａ
に接続されるものとし、間引きフラグ７３がＨｉｇｈの
期間ではａ、ｂいずれにも接続されない状態となる。ス
イッチ６１、６２、６３、６４は画素クロック５５に同
期してスイッチ６２から順番に循環してただ一つのスイ
ッチが接続された状態となり、スイッチ６１がｂと接続
すると同時にスイッチ６２が接続されるものとする。ス
イッチ６６は画素クロック５５の２クロックおきにｃと
ｄに交互に接続され、スイッチ６２が接続されると同時
にｃに接続されるものとする。

【００３５】次に動作について説明する。まず、間引き
処理部５８が図３に示す通り、入力Ｙデータ５６と入力
Ｕ／Ｖデータ５７を間引きフラグを元に２画素おきに間
引きを行ない、間引き後の出力Ｙデータ５９及び間引き
後の出力Ｕ／Ｖデータ６０を生成する処理を開始する。
同時にスイッチ６１は間引きフラグ７３がＬｏｗとなる
と同時にａと接続し、間引き後の出力Ｙｎデータ［１
５：８］がＹデータバッファ６７に、間引き後の出力Ｕ
ｎデータ［７：０］がＵ／Ｖデータバッファ６８に保管
され、次の画素クロック５５でスイッチ６１はｂと接続
し、間引き後の出力Ｙｎデータ［１５：８］がＹデータ
バッファ６９に、間引き後の出力Ｖｎデータ［７：０］
がＵ／Ｖデータバッファ２ｄ７０に保管されると同時
に、スイッチ６２が接続されまたスイッチ６６がｃに接
続され８ビットのＹｎデータがデータサイズ削減後の画
像データ出力バス４２へ出力される。

【００３６】次の画素クロック５５では間引きフラグ７
３はＨｉｇｈとなるため、スイッチ６１の接続は切断さ
れ、同時にスイッチ６３が接続さることにより８ビット
のＵｎデータがデータサイズ削減後の画像データ出力バ
ス４２へ出力される。次の画素クロック５５でもスイッ
チ６１は切断されている状態であり、スイッチ６４が接
続されまたスイッチ６６がｄに接続されるので、８ビッ
トのＹｎデータがデータサイズ削減後の画像データ出力
バス４２へ出力される。

【００３７】更に次の画素クロック５５では間引きフラ
グがＬｏｗとなるのでスイッチ６１はａと接続し、同時
にスイッチ６５が接続されるので８ビットのＶｎデータ
がデータサイズ削減後の画像データ出力バス４２へ出力
される。

【００３８】以上の制御を繰り返すことにより、１６ビ
ットのＹ、Ｕ／Ｖデータを水平方向に１／２に間引き
し、８ビットに変換することで、データサイズ削減後の
画像データ出力バス４２に図４記載の間引きしたデータ
を出力することができる。

【００３９】以上の間引き処理部を備えたデータサイズ
削減手段を前記実施の形態１のデータサイズ削減手段４
１とし、実施の形態１と同様な制御を行なうことによ
り、間引きしてデータサイズを削減された画像データ
に、マイクロプロセッサ４８により画像処理を施した画
像を高速に出力手段７４に転送することを実現する。

【００４０】なお、本実施の形態では、Ａ／Ｄ変換器３
４からはＹ、Ｕ／Ｖ形式の１６ビットのデジタル画像デ
ータが出力され、上位８ビット［１５：８］にＹデータ
が、下位８ビット［７：０］にＵ／Ｖデータが出力され
るものとして説明したが、出力形式及びデータ幅を限定
するものではない。例えば、図５のような８ビットＲＧ
Ｂ形式の出力の場合、上記説明と同様に２列おきに間引
き処理部５８が間引きを行ない、上位データと下位デー
タを結合することで実現できる。また図６のような１６
ビットＲＧＢ形式の出力の場合、１列おきに間引き処理
部５８で間引きを行なえはよい。さらに本実施の形態で
は水平方向の間引きについて説明したが、垂直方向に間
引きを行なうことも当然可能であり、水平垂直両方向に
間引きを行えることは言うまでもない。

【００４１】実施の形態３．図７は本発明の別の実施の
形態に係わる画像処理装置が備えるデータサイズ削減手
段の概略構成を示す図、図８は画像データサイズ削減後
の画像データ出力バスに出力される画像データ出力形式
である。なお、ここでは一例としてＡ／Ｄ変換器３４か
らはＹ、Ｕ／Ｖ形式の１６ビットのデジタル画像データ
が出力され、上位８ビット［１５：８］にＹデータが、
下位８ビット［７：０］にＵ／Ｖデータが出力される場
合を例に挙げて説明する。

【００４２】図７の７５は８ビットのＹデータ及びＵ／
Ｖデータから、それぞれ上位４ビットを抽出してデータ
サイズを１／２に削減する上位ビット抽出部、７６は上
位ビット抽出部７５で削減したそれぞれの上位４ビット
を結合して８ビットに変換する上位ビット結合部、図８
はデータサイズ削減後の画像データ出力バス４２に出力
されるデータ形式である。

【００４３】上記構成とすることで、Ｙ及びＵ／Ｖデー
タのそれぞれの上位４ビットを抽出してデータサイズを
１／２に削減し、８ビットに変換することで、データサ
イズ削減後の画像データ出力バス４２に図８に示したデ
ータを出力することができる。

【００４４】以上の上位データ抽出部を含むデータサイ
ズ削減手段を前記実施の形態１のデータサイズ削減手段
４１とし、実施の形態１と同様な制御を行なうことによ
り、Ｙ、Ｕ／Ｖデータのそれぞれの上位ビットを抽出し
てデータサイズを削減したデータに、マイクロプロセッ
サ４８により画像処理を施した画像を高速に出力手段７
４に転送することを実現する。

【００４５】なお、本実施の形態では、Ａ／Ｄ変換器３
４からはＹ、Ｕ／Ｖ形式の１６ビットのデジタル画像デ
ータが出力され、上位８ビット［１５：８］にＹデータ
が、下位８ビット［７：０］にＵ／Ｖデータが出力され
るものとして説明したが、上位５ビット［７：３］にＹ
データ、下位３ビット［２：０］にＵ／Ｖデータが出力
されるなどでもよく、出力形式及びデータ幅を限定する
ものではない。

【００４６】実施の形態４．図９は本発明の別の実施の
形態に係わる画像処理装置が備えるデータサイズ削減手
段の概略構成を示す図、図１０は画像データサイズ削減
後の画像データ出力バスに出力される画像データ出力形
式である。なお、ここでは一例としてＡ／Ｄ変換器３４
からはＹ、Ｕ／Ｖ形式の１６ビットのデジタル画像デー
タが出力され、上位８ビット［１５：８］にＹデータ
が、下位８ビット［７：０］にＵ／Ｖデータが出力され
る場合を例に挙げ説明する。

【００４７】図９において７８はＡ／Ｄ変換器３４から
出力される１６ビットのデータのうち、輝度信号である
上位８ビット［１５：８］のＹデータを抽出してデータ
サイズを１／２に削減する輝度信号抽出部である。

【００４８】以上の輝度成分を抽出する輝度信号抽出部
７８を設けたデータサイズ削減手段を前記実施の形態１
のデータサイズ削減手段４１とし、実施の形態１と同様
な制御を行なうことにより、Ｙ成分のみを抽出した図１
０に示したモノクロ画像データを高速に出力手段７４に
転送することを実現する。

【００４９】なお、本実施の形態では、Ａ／Ｄ変換器３
４からはＹ、Ｕ／Ｖ形式の１６ビットのデジタル画像デ
ータが出力され、上位８ビット［１５：８］にＹデータ
が、下位８ビット［７：０］にＵ／Ｖデータが出力され
るものとして説明したが、出力形式及びデータ幅を限定
するものではない。例えば、図５のような８ビットＲＧ
Ｂ形式の出力の場合、一列おきにＧ成分のみを抽出する
ように、かつ、１行ごとにＧ成分を抽出するタイミング
を生成すればよい。

【００５０】実施の形態５．８０は上位データバス４３
ｂと下位データバス４４ｂに接続され、画像データの表
示制御を行なう表示制御部、８４は表示制御部８０に接
続された上位データバス４３ｂの開閉を行なうスイッ
チ、８５は表示制御部８０に接続された下位データバス
４４ｂの開閉を行なうスイッチ、８６はバッファ制御部
５２よりの制御信号、８７はスイッチ８５への制御信
号、８８はスイッチ８４への制御信号である。なお、こ
こでは一例としてＡ／Ｄ変換器３４からはＹ、Ｕ／Ｖ形
式の１６ビットのデジタル画像データが出力され、上位
８ビット［１５：８］にＹデータが、下位８ビット
［７：０］にＵ／Ｖデータが出力されるものとする。な
お、この出力手段７４が表示手段を構成する。

【００５１】次に高画質モードの動作について説明す
る。バッファ制御部５２の制御よりスイッチ８４、８５
が接続状態となり、マイクロプロセッサ４８が画像処理
を施して、第１のバッファ４６及び第２のバッファ４７
に一時保管され、その後バッファ制御部５２により、画
像データが上位データバス４３ｂ及び下位データバス４
４ｂを経由して表示制御部８０に画像データが転送さ
れ、表示部８３に表示が行なわれる。

【００５２】次に高速出力モードの動作について説明す
る。データサイズ削減手段４１より出力される画像デー
タが、上位データバス４３ｂを経由して第１のバッファ
４６に一時保管されると同時に画像処理を施された画像
が第３のバッファ４９から第２のバッファ４７に保管さ
れている間は、スイッチ８４及び８５は切断される。次
にスイッチ８５が接続され第２のバッファ４７から表示
制御部８０に画像処理を施された画像が転送される。次
にまた上位データバス４３ｂを経由して第１のバッファ
４６に一時保管されると同時に画像処理を施された画像
が第３のバッファ４９から第２のバッファ４７に保管さ
れている間は、スイッチ８４及び８５は切断される。

【００５３】上記の動作を繰り返すことにより、データ
サイズ削減手段４１によってデータサイズを削減され画
像処理が施された画像データを、高速に出力手段７４に
転送することを実現する。

【００５４】なお、本実施の形態では、Ａ／Ｄ変換器３
４からはＹ、Ｕ／Ｖ形式の１６ビットのデジタル画像デ
ータが出力され、上位８ビット［１５：８］にＹデータ
が、下位８ビット［７：０］にＵ／Ｖデータが出力され
るものとして説明したが、マイクロプロセッサ４８が必
ず画像処理を行なうので、出力形式及びデータ幅を限定
するものではない。

【００５５】実施の形態６．図１２は本発明の別の実施
の形態に係わる画像処理装置が備える出力手段の概略構
成を示す図である。９０は無線回線などを使用して画像
伝送を行なう際、通信／伝送等の制御を行なう伝送制御
部である。９１は画像伝送の際に伝送制御部９０によっ
て制御をうけるアンテナである。９２は伝送制御部９０
に接続された上位データバス４３ｂの開閉を行なうスイ
ッチ、９３は伝送制御部９０に接続され下位データバス
４４ｂの開閉を行なうスイッチ、８６はバッファ制御部
５２よりの制御信号、９５はスイッチ９３への制御信
号、９６はスイッチ９２への制御信号である。なお、こ
の出力手段７４が伝送手段を構成する。

【００５６】次に高画質モードの動作について説明す
る。バッファ制御部５２の制御よりスイッチ９２、９３
が接続状態となり、マイクロプロセッサ４８が画像処理
を施して、第１のバッファ４６及び第２のバッファ４７
に一時保管され、その後バッファ制御部５２により、画
像データが上位データバス４３ｂ及び下位データバス４
４ｂを経由して伝送制御部９０に画像データが転送さ
れ、アンテナ９１によって送信が行なわれる。

【００５７】次に高速出力モードの動作について説明す
る。データサイズ削減手段４１より出力される画像デー
タが、上位データバス４３ｂを経由して第１のバッファ
４６に一時保管されると同時に画像処理を施された画像
が第３のバッファ４９から第２のバッファ４７に保管さ
れている間は、スイッチ９２、９３は切断される。次に
スイッチ９３が接続され第２のバッファ４７から伝送制
御部９０に画像処理を施された画像が転送される。次に
また上位データバス４３ｂを経由して第１のバッファ４
６に一時保管されると同時に画像処理を施された画像が
第３のバッファ４９から第２のバッファ４７に保管され
ている間は、スイッチ９２、９３は切断される。

【００５８】上記の動作を繰り返すことにより、データ
サイズ削減手段４１によってデータサイズを削減され画
像処理を施された画像データを、高速に伝送手段に転送
することを実現する。

【００５９】実施の形態７．図１３は本発明の別の実施
の形態に係わる画像処理装置が備える出力手段の概略構
成を示す図である。１１０は画像データの保管の際、書
き込みの制御などを行なう保存制御部、１１１は画像デ
ータを保存する記憶素子であるメモリ、１１２は保存制
御部１１０に接続された上位データバス４３ｂの開閉を
行なうスイッチ、１１３は保存制御部１１０に接続され
下位データバス４４ｂの開閉を行なうスイッチ、８６は
バッファ制御部５２よりの制御信号、１１４はスイッチ
１１３への制御信号、１１５はスイッチ１１２への制御
信号である。なお、この出力手段が保存手段を構成す
る。

【００６０】次に高画質モードの動作について説明す
る。バッファ制御部５２の制御よりスイッチ１１２、１
１３が接続状態となり、マイクロプロセッサ４８が画像
処理を施して、第１のバッファ４６及び第２のバッファ
４７に一時保管され、その後バッファ制御部５２によ
り、画像データが上位データバス４３ｂ及び下位データ
バス４４ｂを経由して保存制御部１１０に画像データが
転送され、メモリ１１１に保存される。

【００６１】次に高速出力モードの動作について説明す
る。データサイズ削減手段４１より出力される画像デー
タが、上位データバス４３ｂを経由して第１のバッファ
４６に一時保管されると同時に画像処理を施された画像
が第３のバッファ４９から第２のバッファ４７に保管さ
れている間は、スイッチ１１２及びスイッチ１１３は切
断される。次にスイッチ１１３が接続され第２のバッフ
ァ４７から保存制御部１１０に画像処理を施された画像
が転送される。次にまた上位データバス４３ｂを経由し
て第１のバッファ４６に一時保管されると同時に画像処
理を施された画像が第３のバッファ４９から第２のバッ
ファ４７に保管されている間は、スイッチ１１２及びス
イッチ１１３は切断される。

【００６２】上記の動作を繰り返すことにより、データ
サイズ削減手段４１によってデータサイズを削減され画
像処理を施された画像データを、高速に保存することが
可能となる。

【００６３】実施の形態８．図１４は本発明の別の実施
の形態に係わる画像処理装置の概略構成を示し、ここで
データサイズ削減手段４１は実施の形態４の図９に示す
輝度信号抽出部７８を含むものとし、出力手段７４は実
施の形態５の図１１に示す表示制御部８０及び表示部８
３を含む表示手段とする。１０５ａは下位データバス４
４ｂの開閉を行なうスイッチ、１０５ｂは上位データバ
ス４３ｂの開閉を行なうスイッチ、４５ａはデータサイ
ズ削減後の画像データ出力バス４２とＡ／Ｄ変換器３４
から出力される全画素用下位データバス４４ａを選択し
どちらか一方を出力するバスセレクタ、４５ｂはデータ
サイズ削減後の画像データ出力バス４２とＡ／Ｄ変換器
３４から出力される全画素用上位データバス４３ａを選
択しどちらか一方を出力するバスセレクタである。な
お、ここでは一実施の形態としてＡ／Ｄ変換器３４から
は１６ビットのデジタル画像データが出力されるものと
する。また、スイッチ５０、５１、１０５ａ、１０５
ｂ、バスセレクタ４５ａ、４５ｂ、バッファ制御部５２
及び各バスがバッファ制御手段を構成する。

【００６４】次に高画質モードの動作について説明をす
る。マイクロプロセッサ４８から高画質モードの信号を
受けたバッファ制御部５２は、バスセレクタ４５ｂと４
５ａを制御して、全画素用上位データバス４３ａ及び全
画素用下位データバス４４ａを選択し、Ａ／Ｄ変換器３
４から出力される全画素データのうち上位８ビットを第
１のバッファ４６に、下位８ビットを第２のバッファ４
７に１フレーム分保管する。このときマイクロプロセッ
サ４８はあたかも第３のバッファ４９そのものであるよ
うな振る舞いをし、一切の処理を行なっていないスレー
ブモードとなっており、また、スイッチ５０、５１、１
０５ａ及び１０５ｂは接続された状態である。保管完了
後、バッファ制御部５２から出力されるアドレスによっ
て、第１のバッファ４６及び第２のバッファ４７から第
３のバッファ４９に、保管した１フレーム分の画像デー
タが転送される。

【００６５】第３のバッファ４９への転送が完了する
と、バッファ制御部５２から転送完了の信号を受けたマ
イクロプロセッサ４８が、スレーブモードから画像処理
を行なうマスターモードに切り換わり、第３のバッファ
４９のデータに対して画像処理を開始する。画像処理が
完了すると、マイクロプロセッサ４８は再びスレーブモ
ードとなり、マイクロプロセッサ４８から画像処理完了
の信号を受けたバッファ制御部５２が今度は第３のバッ
ファ４９から第１のバッファ４６及び第２のバッファ４
７に画像処理を施した画像データを一時転送し、転送完
了後、第１のバッファ４６及び第２のバッファ４７のデ
ータを出力手段７４に転送を行なう。

【００６６】上記の制御により全画素データを使用した
高画質な画像を表示することが可能となる。

【００６７】次に高速出力モードの動作について説明す
る。スイッチ１０５ｂは接続され、スイッチ５０、５１
及び１０５ａは切断され、マイクロプロセッサ４８から
高速出力モードの信号を受けたバッファ制御部５２は、
バスセレクタ４５ｂを制御して、データサイズ削減後の
画像データ出力バス４２を選択し、１フレーム目の輝度
成分を抽出されデータサイズを削減された画像データが
上位データバス４３ｂを経由して第１のバッファ４６に
一時保管される。保管完了後、スイッチ５０が接続さ
れ、今度は第１のバッファ４６からマイクロプロセッサ
４８内部の第３のバッファ４９に転送が行なわれ、転送
完了後、スイッチ５０が切断され、マイクロプロセッサ
４８が画像処理を行なう。画像処理完了後、スイッチ５
０が接続され画像処理されたデータを第３のバッファ４
９から上位データバス４３ｂを経由して第１のバッファ
４６に転送し、同時に次のフレームの輝度成分を抽出さ
れデータサイズを削減された画像データが下位データバ
ス４４ｂを経由して第２のバッファ４７に一時保管され
る。次にスイッチ５０が切断されると同時にスイッチ５
１が接続され、次に画像処理を施された画像データが第
１のバッファ４６から表示手段である出力手段７４に出
力を開始すると同時に、輝度成分を抽出されデータサイ
ズを削減された次のフレームの画像データを第２のバッ
ファ４７から第３のバッファ４９に転送する。第２のバ
ッファ４７から第３のバッファ４９への転送終了後、ス
イッチ１ｂが切断され、マイクロプロセッサ４８が画像
処理を開始する。

【００６８】上記の制御をその次のフレーム以降につい
ても繰り返すことにより、輝度信号抽出部によってデー
タサイズを削減されたモノクロ画像データに、マイクロ
プロセッサ４８によって画像処理を施した画像を、高速
に表示することを実現する。

【００６９】すなわち、デジタル画像データの１フレー
ム分単位で、データサイズ削減手段４１からのデータサ
イズが削減された画像データの第１のバッファ４６への
一時保管のための転送と画像処理が施された前のフレー
ム分の画像データの第３のバッファ４９から第２のバッ
ファ４７への一時保管のための転送、またはデータサイ
ズ削減手段４１からのデータサイズが削減された画像デ
ータの第２のバッファ４７への一時保管のための転送と
画像処理が施された前のフレーム分の画像データの第３
のバッファ４９から第１のバッファ４６への一時保管の
ための転送を同時に行い、また第１のバッファ４６から
マイクロプロセッサ４８の第３のバッファ４９へ画像デ
ータを転送して画像処理を行うことと第２のバッファ４
７に一時保管された前のフレーム分の画像処理済みの画
像データの後段への転送、または第２のバッファ４７か
らマイクロプロセッサ４８の第３のバッファ４９へ画像
データを転送して画像処理を行うことと第１のバッファ
４６に一時保管された前のフレーム分の画像処理済みの
画像データの後段への転送とを平行して行う。

【００７０】なお、本実施の形態ではデータバス幅を１
６ビットとしているが、これに限定するものではない。

【００７１】

【発明の効果】上記のようにこの発明によれば、被写体
からの画像の光をデジタル信号に変換する入力デジタル
変換手段と、この入力デジタル変換手段からのデジタル
画像データのデータサイズを半分に削減するデータサイ
ズ削減手段と、前記デジタル画像データの１フレーム分
の半分と同等以上の記憶容量をそれぞれ有する前記デジ
タル画像データを一時的に保管するための第１及び第２
の記憶手段と、画像処理を行うデジタル画像データを保
管する記憶容量が前記デジタル画像データの１フレーム
分と同等以上である第３の記憶手段を設けデジタル画像
データの１フレーム分毎に画像処理を行うマイクロプロ
セッサと、前記デジタル画像データの１フレーム分単位
で、前記データサイズ削減手段からのデータサイズが削
減された画像データの前記第１の記憶手段への一時保管
のための転送と、前記マイクロプロセッサで画像処理が
施された前のフレーム分の画像データの前記第３の記憶
手段から第２の記憶手段への一時保管のための転送とを
同時に行い、かつ前記第１の記憶手段から前記マイクロ
プロセッサの前記第３の記憶手段へ画像データを転送し
て画像処理を行うのと、前記第２の記憶手段に一時保管
された前のフレーム分の画像処理済みの画像データの後
段への転送とを平行して行う高速出力モードを含むデー
タの流れ制御を行うバッファ制御手段と、を備えたこと
を特徴とする画像処理装置としたので、データサイズを
削減されたデジタル画像データ出力に画像処理を施すこ
とで高速な画像処理が可能となり、且つ、画像処理と画
像データの転送を並列して行なうことにより、高速な出
力手段への出力を可能にする。

【００７２】またこの発明では、前記バッファ制御手段
が、前記デジタル画像データの１フレーム分単位で、前
記入力デジタル変換手段からのデジタル画像データを２
分割した上位及び下位のデジタル画像データを前記第１
及び第２の記憶手段に一時保管し、その後、前記第１及
び第２の記憶手段から画像処理のために前記マイクロプ
ロセッサの前記第３の記憶手段に画像データをそれぞれ
転送し、さらに画像処理された上位及び下位の画像デー
タを前記第３の記憶手段から再度前記第１及び第２の記
憶手段に一時保管した後、後段に転送する高画質モード
をさらに含み、前記高速出力モードと高画質モードの切
替えが行えるようにしたので、高速出力モードと高画質
モードの選択を可能にした。

【００７３】またこの発明では、前記データサイズ削減
手段が、前記入力デジタル変換手段からのデジタル画像
データの間引きを行をなうようにしたので、デジタル画
像データの間引きによるデータのサイズの削減を可能に
した。

【００７４】またこの発明では、前記データサイズ削減
手段が、前記入力デジタル変換手段からのデジタル画像
データを２分割した上位データ及び下位データのそれぞ
れの上位側データのみを抽出するようにしたので、上位
側データの抽出によるデータのサイズの削減を可能にし
た。

【００７５】またこの発明では、前記データサイズ削減
手段は、前記入力デジタル変換手段からのデジタル画像
データの輝度成分に相当するデータのみを抽出するよう
にしたので、画像データの輝度成分に相当するデータの
抽出によるデータのサイズの削減を可能にした。

【００７６】またこの発明では、画像処理されたデジタ
ル画像データを表示する表示手段をさらに備えたので、
画像処理されたデジタル画像データの高速表示が可能と
なる。

【００７７】またこの発明では、画像処理されたデジタ
ル画像データを無線回線などを使用して送受信する伝送
手段をさらに備えたので、画像処理されたデジタル画像
データの高速送受信が可能となる。

【００７８】またこの発明では、画像処理されたデジタ
ル画像データを記憶素子などに保存する保存手段をさら
に備えたので、画像処理されたデジタル画像データの高
速保存が可能となる。

【００７９】またこの発明では、被写体からの画像の光
をデジタル信号に変換する入力デジタル変換手段と、こ
の入力デジタル変換手段からのデジタル画像データのデ
ータサイズを半分に削減するデータサイズ削減手段と、
前記デジタル画像データの１フレーム分の半分と同等以
上の記憶容量をそれぞれ有する前記デジタル画像データ
を一時的に保管するための第１及び第２の記憶手段と、
画像処理を行うデジタル画像データを保管する記憶容量
が前記デジタル画像データの１フレーム分と同等以上で
ある第３の記憶手段を設けデジタル画像データの１フレ
ーム分毎に画像処理を行うマイクロプロセッサと、前記
デジタル画像データの１フレーム分単位で、前記データ
サイズ削減手段からのデータサイズが削減された画像デ
ータの前記第１の記憶手段への一時保管のための転送と
画像処理が施された前のフレーム分の画像データの前記
第３の記憶手段から第２の記憶手段への一時保管のため
の転送、または前記データサイズ削減手段からのデータ
サイズが削減された画像データの前記第２の記憶手段へ
の一時保管のための転送と画像処理が施された前のフレ
ーム分の画像データの前記第３の記憶手段から第１の記
憶手段への一時保管のための転送を同時に行い、また前
記第１の記憶手段から前記マイクロプロセッサの前記第
３の記憶手段へ画像データを転送して画像処理を行うこ
とと前記第２の記憶手段に一時保管された前のフレーム
分の画像処理済みの画像データの後段への転送、または
前記第２の記憶手段から前記マイクロプロセッサの前記
第３の記憶手段へ画像データを転送して画像処理を行う
ことと前記第１の記憶手段に一時保管された前のフレー
ム分の画像処理済みの画像データの後段への転送とを平
行して行う高速出力モードを含むデータの流れ制御を行
うバッファ制御手段と、を備えたことを特徴とする画像
処理装置としたので、データサイズを削減されたデジタ
ル画像データ出力に画像処理を施すことで高速な画像処
理が可能となり、且つ、画像処理と画像データの転送を
並列して行なうことにより、高速な出力手段への出力を
可能にする。

【００８０】またこの発明では、前記バッファ制御手段
が、前記デジタル画像データの１フレーム分単位で、前
記入力デジタル変換手段からのデジタル画像データを２
分割した上位及び下位のデジタル画像データを前記第１
及び第２の記憶手段に一時保管し、その後、前記第１及
び第２の記憶手段から画像処理のために前記マイクロプ
ロセッサの前記第３の記憶手段に画像データをそれぞれ
転送し、さらに画像処理された上位及び下位の画像デー
タを前記第３の記憶手段から再度前記第１及び第２の記
憶手段に一時保管した後、後段に転送する高画質モード
をさらに含み、前記高速出力モードと高画質モードの切
替えが行えるようにしたので、高速出力モードと高画質
モードの選択を可能にした。

【図面の簡単な説明】

【図１】 本発明の一実施の形態に係わる画像処理装置
の概略構成を示す図である。

【図２】 本発明の別の実施の形態に係わる画像処理装
置が備えるデータサイズ削減手段の概略構成を示す図で
ある。

【図３】 画像処理装置が備えるデータサイズ削減手段
の動作を説明するためのタイミングチャート図である。

【図４】 画像データサイズ削減後の画像データ出力バ
スに出力される画像データ出力形式の一例を示す図であ
る。

【図５】 ８ビットＲＧＢ出力形式の例を示す図であ
る。

【図６】 １６ビットＲＧＢ出力形式の例を示す図であ
る。

【図７】 本発明の別の実施の形態に係わる画像処理装
置が備えるデータサイズ削減手段の概略構成を示す図で
ある。

【図８】 画像データサイズ削減後の画像データ出力バ
スに出力される画像データ出力形式の一例を示す図であ
る。

【図９】 本発明の別の実施の形態に係わる画像処理装
置が備えるデータサイズ削減手段の概略構成を示す図で
ある。

【図１０】 画像データサイズ削減後の画像データ出力
バスに出力される画像データ出力形式の一例を示す図で
ある。

【図１１】 本発明の別の実施の形態に係わる画像処理
装置が備える出力手段の概略構成を示す図である。

【図１２】 本発明の別の実施の形態に係わる画像処理
装置が備える出力手段の概略構成を示す図である。

【図１３】 本発明の別の実施の形態に係わる画像処理
装置が備える出力手段の概略構成を示す図である。

【図１４】 本発明の別の実施の形態に係わる画像処理
装置の概略構成を示す図である。

【図１５】 従来の画像処理装置の構成を示す図であ
る。

【符号の説明】

３１ 撮影レンズ、３２ 固体撮像素子、３３ アナロ
グ画像信号処理回路、３４ Ａ／Ｄ変換器、４１ デー
タサイズ削減手段、４２ 画像データ出力バス、４３ａ
全画素用上位データバス、４３ｂ 上位データバス、
４４ａ 全画素用下位データバス、４４ｂ 下位データ
バス、４５ａ，４５ｂ，１０２ バスセレクタ、４６
第１のバッファ、４７ 第２のバッファ、４８ マイク
ロプロセッサ、４９ 第３のバッファ、５０，５１，６
１〜６６，８４，８５，９２，９３，１１２，１１３，
１０５ａ，１０５ｂ スイッチ、５２ バッファ制御
部、５３ａ〜５３ｃ アドレスバス、５４ フレーム信
号、５５ 画素クロック、５６ 入力Ｙデータ、５７
入力Ｕ／Ｖデータ、５８ 間引き処理部、５９ 出力Ｙ
データ、６０ 出力Ｕ／Ｖデータ、６７ Ｙデータバッ
ファ、６８ Ｕ／Ｖデータバッファ、６９ Ｙデータバ
ッファ、７０ Ｕ／Ｖデータバッファ、７１間引き制御
部、７３ 間引きフラグ、７５ 上位ビット抽出部、７
６ 上位ビット結合部、７８ 輝度信号抽出部、８０
表示制御部、８３ 表示部、８６〜８８，９５，９６，
１１４，１１５ 制御信号、９０ 伝送制御部、９１
アンテナ、１１０ 保存制御部、１１１ メモリ。

───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5B047 AA30 AB04 EA07 EB07 EB17 5C052 AA17 AB04 CC06 CC11 DD02 GA02 GA07 GA08 GB01 GC05 GD01 GD03 GD09 GE04 GF01 GF04

Claims (10)

【特許請求の範囲】
1. 【請求項１】 被写体からの画像の光をデジタル信号に
   変換する入力デジタル変換手段と、 この入力デジタル変換手段からのデジタル画像データの
   データサイズを半分に削減するデータサイズ削減手段
   と、 前記デジタル画像データの１フレーム分の半分と同等以
   上の記憶容量をそれぞれ有する前記デジタル画像データ
   を一時的に保管するための第１及び第２の記憶手段と、 画像処理を行うデジタル画像データを保管する記憶容量
   が前記デジタル画像データの１フレーム分と同等以上で
   ある第３の記憶手段を設けデジタル画像データの１フレ
   ーム分毎に画像処理を行うマイクロプロセッサと、 前記デジタル画像データの１フレーム分単位で、前記デ
   ータサイズ削減手段からのデータサイズが削減された画
   像データの前記第１の記憶手段への一時保管のための転
   送と、前記マイクロプロセッサで画像処理が施された前
   のフレーム分の画像データの前記第３の記憶手段から第
   ２の記憶手段への一時保管のための転送とを同時に行
   い、かつ前記第１の記憶手段から前記マイクロプロセッ
   サの前記第３の記憶手段へ画像データを転送して画像処
   理を行うのと、前記第２の記憶手段に一時保管された前
   のフレーム分の画像処理済みの画像データの後段への転
   送とを平行して行う高速出力モードを含むデータの流れ
   制御を行うバッファ制御手段と、 を備えたことを特徴とする画像処理装置。
2. 【請求項２】 前記バッファ制御手段が、前記デジタル
   画像データの１フレーム分単位で、前記入力デジタル変
   換手段からのデジタル画像データを２分割した上位及び
   下位のデジタル画像データを前記第１及び第２の記憶手
   段に一時保管し、その後、前記第１及び第２の記憶手段
   から画像処理のために前記マイクロプロセッサの前記第
   ３の記憶手段に画像データをそれぞれ転送し、さらに画
   像処理された上位及び下位の画像データを前記第３の記
   憶手段から再度前記第１及び第２の記憶手段に一時保管
   した後、後段に転送する高画質モードをさらに含み、前
   記高速出力モードと高画質モードの切替えが可能である
   ことを特徴とする請求項１に記載の画像処理装置。
3. 【請求項３】 前記データサイズ削減手段が、前記入力
   デジタル変換手段からのデジタル画像データの間引きを
   行なうことを特徴とする請求項１または２に記載の画像
   処理装置。
4. 【請求項４】 前記データサイズ削減手段が、前記入力
   デジタル変換手段からのデジタル画像データを２分割し
   た上位データ及び下位データのそれぞれの上位側データ
   のみを抽出することを特徴とする請求項１または２に記
   載の画像処理装置。
5. 【請求項５】 前記データサイズ削減手段は、前記入力
   デジタル変換手段からのデジタル画像データの輝度成分
   に相当するデータのみを抽出することを特徴とする請求
   項１または２に記載の画像処理装置。
6. 【請求項６】 画像処理されたデジタル画像データを表
   示する表示手段をさらに備えたことを特徴とする請求項
   １ないし５のいずれかに記載の画像処理装置。
7. 【請求項７】 画像処理されたデジタル画像データを無
   線回線などを使用して送受信する伝送手段をさらに備え
   たことを特徴とする請求項１ないし５のいずれかに記載
   の画像処理装置。
8. 【請求項８】 画像処理されたデジタル画像データを記
   憶素子などに保存する保存手段をさらに備えたことを特
   徴とする請求項１ないし５のいずれかに記載の画像処理
   装置。
9. 【請求項９】 被写体からの画像の光をデジタル信号に
   変換する入力デジタル変換手段と、 この入力デジタル変換手段からのデジタル画像データの
   データサイズを半分に削減するデータサイズ削減手段
   と、 前記デジタル画像データの１フレーム分の半分と同等以
   上の記憶容量をそれぞれ有する前記デジタル画像データ
   を一時的に保管するための第１及び第２の記憶手段と、 画像処理を行うデジタル画像データを保管する記憶容量
   が前記デジタル画像データの１フレーム分と同等以上で
   ある第３の記憶手段を設けデジタル画像データの１フレ
   ーム分毎に画像処理を行うマイクロプロセッサと、 前記デジタル画像データの１フレーム分単位で、前記デ
   ータサイズ削減手段からのデータサイズが削減された画
   像データの前記第１の記憶手段への一時保管のための転
   送と画像処理が施された前のフレーム分の画像データの
   前記第３の記憶手段から第２の記憶手段への一時保管の
   ための転送、または前記データサイズ削減手段からのデ
   ータサイズが削減された画像データの前記第２の記憶手
   段への一時保管のための転送と画像処理が施された前の
   フレーム分の画像データの前記第３の記憶手段から第１
   の記憶手段への一時保管のための転送を同時に行い、ま
   た前記第１の記憶手段から前記マイクロプロセッサの前
   記第３の記憶手段へ画像データを転送して画像処理を行
   うことと前記第２の記憶手段に一時保管された前のフレ
   ーム分の画像処理済みの画像データの後段への転送、ま
   たは前記第２の記憶手段から前記マイクロプロセッサの
   前記第３の記憶手段へ画像データを転送して画像処理を
   行うことと前記第１の記憶手段に一時保管された前のフ
   レーム分の画像処理済みの画像データの後段への転送と
   を平行して行う高速出力モードを含むデータの流れ制御
   を行うバッファ制御手段と、 を備えたことを特徴とする画像処理装置。
10. 【請求項１０】 前記バッファ制御手段が、前記デジタ
    ル画像データの１フレーム分単位で、前記入力デジタル
    変換手段からのデジタル画像データを２分割した上位及
    び下位のデジタル画像データを前記第１及び第２の記憶
    手段に一時保管し、その後、前記第１及び第２の記憶手
    段から画像処理のために前記マイクロプロセッサの前記
    第３の記憶手段に画像データをそれぞれ転送し、さらに
    画像処理された上位及び下位の画像データを前記第３の
    記憶手段から再度前記第１及び第２の記憶手段に一時保
    管した後、後段に転送する高画質モードをさらに含み、
    前記高速出力モードと高画質モードの切替えが可能であ
    ることを特徴とする請求項９に記載の画像処理装置。