KR100323462B1 - 영상 데이터를 인터페이스 하는 하이브리드 프레임 그래버 장치 - Google Patents

영상 데이터를 인터페이스 하는 하이브리드 프레임 그래버 장치 Download PDF

Info

Publication number
KR100323462B1
KR100323462B1 KR1019990038516A KR19990038516A KR100323462B1 KR 100323462 B1 KR100323462 B1 KR 100323462B1 KR 1019990038516 A KR1019990038516 A KR 1019990038516A KR 19990038516 A KR19990038516 A KR 19990038516A KR 100323462 B1 KR100323462 B1 KR 100323462B1
Authority
KR
South Korea
Prior art keywords
fifo
block
read
video decoder
analog
Prior art date
Application number
KR1019990038516A
Other languages
English (en)
Other versions
KR20010026979A (ko
Inventor
조용범
Original Assignee
조용범
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 조용범 filed Critical 조용범
Priority to KR1019990038516A priority Critical patent/KR100323462B1/ko
Publication of KR20010026979A publication Critical patent/KR20010026979A/ko
Application granted granted Critical
Publication of KR100323462B1 publication Critical patent/KR100323462B1/ko

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00Details of television systems
    • H04N5/76Television signal recording
    • H04N5/765Interface circuits between an apparatus for recording and another apparatus
    • H04N5/77Interface circuits between an apparatus for recording and another apparatus between a recording apparatus and a television camera
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00Details of television systems
    • H04N5/76Television signal recording
    • H04N5/907Television signal recording using static stores, e.g. storage tubes or semiconductor memories

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Studio Devices (AREA)

Abstract

본 발명은 아날로그 CCD (Charged Coupled Device) 카메라와 디지털 CCD 카메라를 구비하고 영상 데이터를 인터페이스 하는 프레임 그래버 장치에 있어서, 아날로그 CCD 카메라의 출력포트에 연결된 비디오 디코더; 비디오 디코더의 출력 신호와 디지털 CCD 카메라의 출력포트에 연결되어 사용자의 아날로그/디지털 CCD 카메라의 입력 선택에 따라 FIFO 메모리에 데이터를 쓰고 인터럽트를 발생하여 외부 시스템에서 읽기 신호를 인가하면 FIFO 메모리에 읽기 신호를 출력하며, 인터페이스를 이용하여 비디오 디코더를 제어하도록 비디오디코더에서 출력되는 동기신호 및 영상 데이터를 메모리에 저장하도록 하는 아날로그 FIFO 라이트 블록; 디지털 CCD 카메라에서 출력되는 데이터를 메모리에 저장하도록 하는 디지털 FIFO 라이트 블록; 상기 아날로그 FIFO 라이트 블록과 디지털 FIFO 라이트 블록에 연결되어 사용자의 선택에 따라 FIFO 입력 신호를 선택하는 라이트 선택 블록; 외부시스템에서 입력되는 읽기 신호를 받아 메모리에 읽기 신호를 만드는 FIFO 리드 블록; 외부시스템에서 비디오 디코더를 조정할 수 있도록 하는 인터페이스 블록; 비디오 디코더를 초기화하고 상기 FIFO 리드 블록에 읽기 인에이블(Enable) 신호를 인가하는 컨트롤 블록; 및 선택된 입력신호에 따라 메모리의 데이터를 읽어가도록 인터럽트를 발생하는 리드 리퀘스트 블록을 포함하여 이루어진 전용 컨트롤러; 및 전용 컨트롤러에 연결되어 외부 시스템에 영상 데이터를 출력하는 메모리로 이루어진 것을 특징으로 하는 하이브리드 프레임 그래버 장치를 제공한다.

Description

영상 데이터를 인터페이스 하는 하이브리드 프레임 그래버 장치{Hybrid frame grabber device for interfacing video data}
본 발명은 영상 데이터를 인터페이스 하는 하이브리드 프레임 그래버 장치에 관한 것으로써, 특히 사용자의 선택에 따라 입력을 아날로그 및 디지털 CCD(Charged Coupled Device) 카메라로 전환할 수 있도록 함과 동시에, 비디오 디코더를 컨트롤 할 수 있는 컨트롤러를 구비한 영상 데이터를 인터페이스 하는 하이브리드 프레임 그래버 장치에 관한 것이다.
일반적으로 프레임 그래버(Frame Grabber)는 아날로그 또는 디지털 CCD 카메라로부터 영상데이터를 입력받아 PCI나 ISA 인터페이스(Interface)를 통한 데이터 전송을 행한다.
이를 도 1을 참조하여 설명하면, 아날로그 CCD 카메라로부터 출력되는 영상데이터는 수직동기(Vertical Synchronous), 수평동기(Horizontal Synchronous), 홀수/짝수 필드 (Odd/Even Field ID.)등의 동기 신호를 가진다. 따라서, 아날로그 CCD 카메라를 입력으로 사용하는 프레임 그래버는 전용의 동기 분리기(Sync. Separator)나 동기분리기를 내장하는 비디오 디코더를 사용한다.
도 2를 참조하면, 디지털 CCD 카메라는 동기(Synchronous) 또는 비동기(Asynchronous) 모드의 동작을 가지며, 프레임 데이터 유효(Frame Data Valid : FDV), 라인 데이터 유효(Line Data Valid : LDV)등의 동기신호를 가지고 데이터를 클록(Clock)에 맞추어 전송한다. 이와 같이 도 1 및 도 2에 도시된 아날로그 CCD 카메라와 디지털 CCD 카메라의 출력형식 및 해상도가 각각 다르므로 메모리의 사용이나 인터럽트의 발생방법이 각각 상이하였다. 따라서, 기존의 프레임 그레버는 아날로그나 디지털 CCD 카메라를 위하여 개별적으로 설계되어 왔다.
도 3을 참조하면, 기존의 프레임 그래버는 아날로그 CCD 카메라(1)나 디지털 CCD 카메라(2)를 위하여 입력포트를 구비하고 이를 메모리를 통하여 외부시스템(4)에 인터페이스 한다. 즉, 아날로그 CCD 카메라(1)로부터 출력되는 아날로그 데이터는 제어부(3)의 비디오 디코더(31)에 입력되어 디코딩된 후 컨트롤러(32)에 의해 처리된 후 FIFO(33)에서 프레임 데이터가 외부시스템(4)에 입력되고, 디지털 CCD 카메라(2)로부터 출력되는 디지털 데이터는 직접 컨트롤러(32)에 입력 처리되어 외부시스템(4)에 입력된다. 이때, 상기 콘트롤러(32)는 아날로그 혹은 디지털 데이터를 선택 처리한다. 그러나, 사용자의 필요에 따라 시스템을 변경하기 위하여 카메라의 종류를 바꿀 경우에는 도3에 도시된 기존의 프레임 그래버를 계속 사용할 수 없다.
즉, 종래의 프레임 그래버는 전용으로 사용되는 컨트롤러를 구비하지 않고 있으므로 효율적이지 못할 뿐만 아니라, 입력 CCD 카메라의 종류가 바뀌면 사용하지 못하게 되는 단점이 있다.
따라서, 본 발명은 상기와 같은 종래기술의 문제점을 개선하기 위하여 이루어진 것으로써, 영상 데이터를 인터페이스 하는 하이브리드 프레임 그래버 장치를 제공하되, 특히 사용자의 선택에 따라 입력을 아날로그 및 디지털 CCD 카메라로 전환할 수 있도록 하는 하이브리드 프레임 그래버 장치를 제공하는데 그 목적이 있다.
또한, 본 발명의 다른 목적은 하이브리드 프레임 그래버 장치를 위하여 영상신호를 FIFO 메모리를 통하여 인터페이스하고 비디오 디코더를 컨트롤 할 수 있는 하이브리드 프레임 그래버 장치를 제공하는데 있다.
상기 목적을 달성하기 위한 본 발명은, 아날로그 CCD (Charged Coupled Device) 카메라와 디지털 CCD 카메라를 구비하고 영상 데이터를 인터페이스 하는 프레임 그래버 장치에 있어서, 아날로그 CCD 카메라의 출력포트에 연결된 비디오 디코더; 비디오 디코더의 출력 신호와 디지털 CCD 카메라의 출력포트에 연결되어 사용자의 아날로그/디지털 CCD 카메라의 입력 선택에 따라 FIFO 메모리에 데이터를 쓰고 인터럽트를 발생하여 외부 시스템에서 읽기 신호를 인가하면 FIFO 메모리에 읽기 신호를 출력하며, 인터페이스를 이용하여 비디오 디코더를 제어하도록 비디오디코더에서 출력되는 동기신호 및 영상 데이터를 메모리에 저장하도록 하는 아날로그 FIFO 라이트 블록; 디지털 CCD 카메라에서 출력되는 데이터를 메모리에 저장하도록 하는 디지털 FIFO 라이트 블록; 상기 아날로그 FIFO 라이트 블록과 디지털 FIFO 라이트 블록에 연결되어 사용자의 선택에 따라 FIFO 입력 신호를 선택하는 라이트 선택 블록; 외부시스템에서 입력되는 읽기 신호를 받아 FIFO에 읽기 신호를 만드는 FIFO 리드 블록; 외부시스템에서 비디오 디코더를 조정할 수 있도록 하는 인터페이스 블록; 비디오 디코더를 초기화하고 상기 FIFO 리드 블록에 읽기 인에이블(Enable) 신호를 인가하는 컨트롤 블록; 및 선택된 입력신호에 따라 메모리의 데이터를 읽어가도록 인터럽트를 발생하는 리드 리퀘스트 블록을 포함하여 이루어진 전용 컨트롤러; 및 전용 컨트롤러에 연결되어 외부 시스템에 영상 데이터를 출력하는 메모리로 이루어진 것을 특징으로 한다.
바람직하게는, 본 발명의 하이브리드 프레임 그래버 장치는 아날로그/디지털 CCD 카메라의 선택 스위치를 구비하며, 이를 통하여 사용자가 상기 선택 스위치에서 선택한 입력원에 따라 FIFO 메모리를 통한 영상 데이터의 인터페이스를 행함과 동시에 비디오 디코더의 제어가 가능토록 한다.
바람직하게는, 본 발명의 하이브리드 프레임 그래버를 위한 컨트롤러는, 사용자의 아날로그/디지털 CCD 카메라의 입력 선택에 따라 FIFO 메모리에 데이터를 쓰고 인터럽트를 발생하여 외부 시스템에서 읽기 신호를 인가하면 FIFO 메모리에 읽기 신호를 출력하며, 인터페이스를 이용하여 비디오 디코더를 제어한다.
상기와 같은 본 발명에 따르면, 영상 데이터를 인터페이스 하는 프레임 그래버 장치에 있어서, 아날로그와 디지털 CCD 카메라로부터 영상 데이터를 모두 받아 메모리를 통한 인터페이스를 가능토록 하는 컨트롤러를 구비하므로 사용자의 필요에 따라 입력 카메라 종류를 선택할 수 있는 것이다.
도 1 은 일반적인 아날로그 CCD 카메라의 타이밍도이다.
도 2 는 일반적인 디지털 CCD 카메라의 타이밍도이다.
도 3 은 종래의 프레임 그래버의 블록도이다.
도 4 는 본 발명에 따른 하이브리드 프레임 그래버 장치의 블록도이다.
도 5 는 본 발명에 따른 하이브리드 프레임 그래버 장치를 위한 전용의 컨트롤러의 블록도이다.
도 6 는 인터페이스 SDA, SCL 타이밍도이다.
도 7 은 인터페이스 어드레스, 데이터 쓰기 타이밍도이다.
이하, 본 발명의 실시예를 첨부 도면을 참조하여 상세히 설명한다.
도 4 는 본 발명에 따른 하이브리드 프레임 그래버에 관한 블록도이다.
도 4에 도시한 바와같이, 본 발명에 따른 하이브리드 프레임 그래버는 아날로그 CCD 카메라(9)의 입력 포트에 연결된 비디오 디코더(10)와, 디지털 CCD 카메라(11)와, 상기 비디오 디코더(10)의 출력신호와 디지털 CCD 카메라(11)에 연결된 전용 컨트롤러(12), 상기 전용 컨트롤러(12)와 연결되어 외부 시스템(14)에 데이터를 출력하는 FIFO 메모리(21)로 구성되어 있다.
본 발명에 사용된 비디오 디코더(10)는 Rockwell사의 Bt829B이다. Bt829B는 원-칩(One-Chip)으로 구성된 비디오 신호 디코더로서 NTSC/PAL/SECAM 타입의 모든 영상 신호 타입을 지원한다. 또한, 본 발명에서 설계된 컨트롤러(12)는 비디오 신호의 동기 신호를 이용하여 프레임을 저장하므로 구현된 프레임 그래버는 상기 모든 방식의 아날로그 CCD 카메라를 지원한다.
아날로그 CCD 카메라의 입력포트에 연결된 비디오 디코더(10)는 아날로그 영상신호로부터 동기신호를 분리하고 영상데이터를 샘플링, 양자화하여 컨트롤러(12)에 출력한다. 본 발명에 사용된 비디오 디코더(10)는 인터페이스를 통한 해상도, 색상(Hue), 명암(Contrast) 및 밝기(Brightness) 제어가 가능하다.
또한, 본 발명에 사용된 비디오 디코더(10)는 8비트 또는 16비트의 아날로그-디지털 변환기(A/D Converter)(도시생략)를 구비한다. 본 발명에서 구현된 하이브리드 프레임 그래버는 8비트 아날로그-디지털 변환모드를 사용하였으며 외부 시스템(14)과의 인터페이스는 32비트 데이터 버스를 사용한다. 따라서 393,216 워드의 8비트 배열을 가진 FIFO 메모리(21) 4개를 사용하여 순차적으로 저장하며, 외부시스템(14)은 이들 4개의 FIFO 메모리(21)를 동시에 읽어 32비트의 영상데이터를 입력받는다. 따라서, 본 발명에서 구현된 프레임 그래버는 1024×1024의 해상도의 영상데이터 까지 충분히 입력받을 수 있다.
아날로그 CCD 카메라(9) 또는 디지털 CCD 카메라(11)로부터의 영상은 각각의 FIFO 라이트 블록(13)(15)을 통해 쓰여져 FIFO 라이트 선택 블록(17)에 의해 선택된 후 FIFO 메모리(21)에 저장되며, 1 프레임 단위로 외부시스템(14)에 전송되며, 이를 위하여 선택된 해상도에 따라 FIFO 메모리(21)에 80%의 프레임이 저장되는 순간 리드 리퀘스트(인터럽트 블록)(20)에 의해 외부시스템(14)에 인터럽트를 발생한다. 이 인터럽트는 외부시스템(14)에서 읽기 요구 신호(리드 리퀘스트)로 사용되어 읽기 시작을 프레임 그래버에 통지하며, 외부시스템(14)은 프레임 그래버로부터 영상데이터를 읽어간다. 외부시스템(14)이 인터럽트 인식(Acknowledge)신호를 프레임 그래버의 인터럽트 블록(20)에 인가하면 프레임 그래버는 인터럽트 신호를 비 활성화시킨다.
본 발명에서 사용된 FIFO 메모리(21)에는 쓰기 클록(wclk), 쓰기 초기화 신호(/wrst), 읽기 클록(rclk), 읽기 초기화 신호(/rrst), 쓰기 인에이블(/WE), 읽기 인에이블(/RE) 및 출력 인에이블(/OE) 신호의 입력핀이 구성되어 있다. 하이브리드 프레임 그래버에서는 아날로그 CCD 카메라(9) 및 디지털 CCD 카메라(11)로부터 출력된 영상 프레임 데이터를 FIFO 라이트 블록(13)(15)에 의해 프레임의 처음에 쓰기 초기화 신호를 FIFO 라이트 선택 블록(17)에 인가한 후 FIFO 메모리(21)에 영상 데이터를 저장하며, 외부시스템(14)에서는 리드 리퀘스트(20)에 의해 인터럽트를 받아들여 읽기 시작을 알리면 프레임 그래버는 FIFO 메모리(21)를 읽기 초기화시킨다.한편, 도 4의 스위치(22)는 사용자가 선택한 입력원에 따라 FIFO 메모리(21)를 통한 영상 데이터의 인터페이스를 행함과 동시에, 비디오 디코더(10)의 제어가 가능하도록 아날로그/디지털 CCD 카메라(9)(11)를 선택하는 구성이다.
도 5 는 본 발명에 따른 하이브리드 프레임 그래버를 위하여 설계된 전용 컨트롤러(12)에 관한 블록도이다.
도 5에 도시한 바와같이, 구현된 하이브리드 프레임 그래버의 전용 컨트롤러(12)를 위하여 VHDL과 ALTERA사의 MaxPlus2를 사용하였으며, 컨트롤러(12)는 ALTERA사의 MAX7000A EPM7256ATC100을 이용하여 구현되었다. 도 5를 참조하면, 본 발명에 따른 하이브리드 프레임 그래버를 위한 컨트롤러(12)는 비디오 디코더(10)에서 출력되는 동기신호 및 영상 데이터를 FIFO 메모리(21)에 저장하도록 하는 아날로그 FIFO 라이트 블록(13), 디지털 CCD 카메라(11)에서 출력되는 데이터를 FIFO 메모리(21)에 저장하도록 하는 디지털 FIFO 라이트 블록(15), 상기 아날로그 FIFO 라이트 블록(13)과 디지털 FIFO 라이트 블록(15)에 연결되어 사용자의 선택에 따라 FIFO 입력 신호를 선택하는 FIFO 라이트 선택 블록(17), 외부시스템(14)에서 입력되는 읽기 신호를 받아 FIFO 메모리(21)에 읽기 신호를 출력하는 FIFO 리드 블록(16), 외부시스템(14)에서 비디오 디코더(10)를 조정할 수 있도록 하는 인터페이스 블록(18), 비디오 디코더(10)를 초기화하고 상기 FIFO 라이트 블록(13)(15)에 읽기 인에이블(Enable) 신호를 인가하는 컨트롤 블록(19), 선택된 입력신호에 따라 FIFO 메모리(21)의 데이터를 읽어가도록 인터럽트를 발생하는 리드 리퀘스트 블록(20)으로 구성되어 있다.
아날로그 FIFO 라이트 블록(13)은 비디오 디코더(10)에서 입력되는 데이터를 FIFO 메모리(21)에 쓸 수 있도록 쓰기 클록, 쓰기 초기화 신호, 쓰기 인에이블 및 출력 인에이블 신호를 출력한다. 디지털 FIFO 라이트 블록(15)은 디지털 카메라(11)로부터 입력되는 데이터를 FIFO 메모리(21)에 쓸 수 있도록 쓰기 클록과 쓰기 초기화 신호를 출력한다. 라이트 선택 블록(17)은 아날로그 FIFO 라이트 블록(13)과 디지털 FIFO 라이트 블록(15)의 신호 중 FIFO 메모리(21)로 전송될 신호를 선택한다. FIFO 리드 블록(16)은 컨트롤 블록(19)에서 읽기 인에이블 신호(리드 리퀘스트)가 인가되면 FIFO 메모리(21)를 읽기 초기화하고 읽기 클록, 읽기 초기화 신호, 읽기 인에이블 신호를 출력한다.
인터페이스 블록(18)은 인터페이스 규약을 사용하여 외부시스템(14)에서 인가된 컨트롤 데이터를 비디오 디코더(10)에 전달한다.
도 6과 도 7은 인터페이스의 타이밍도이다.
도면을 참조하면, 인터페이스는 SCL과 SDA 신호만을 이용하여 개시 및 정지를 알리며 어드레스와 데이터를 전송한다. SDA는 양방향 포트로 이를 이용하여 서로 핸드쉐이킹(Handshaking) 한다.
컨트롤 블록(19)은 외부 초기화 신호를 이용하여 비디오 디코더(10)를 초기화하며, 외부시스템(14)이 인터럽트를 받아들여 읽기 시작을 알리면 컨트롤 블록은 읽기 시작 신호를 FIFO 리드 블록(16)으로 출력한다.
리드 리퀘스트 블록(20)은 비디오 디코더(10)의 수평동기 신호와 디지털 카메라의 픽셀 클록을 카운트하여 선택된 모드에 따라 적절한 양의 데이터를 FIFO 메모리(21)에 적은 후 외부시스템(14)에 인터럽트를 인가한다. 리드 리퀘스트 블록(20)은 외부시스템(14)에서 인터럽트 인식(Acknowledge)신호가 입력되면 인터럽트를 비 활성화시킨다.
상술한 바와같이 본 발명에 따르면, 전용 컨트롤러를 사용함으로써 프레임 그래버의 크기를 획기적으로 줄일수 있을 뿐만 아니라, 전용으로 설계되었기 때문에 높은 신뢰도를 보장할 수 있는 잇점이 있다.
본 발명은 상술한 바와같이 특정한 실시예를 예로들어 설명하였으나, 본 발명은 이에 한정하는 것은 아니며, 본 발명의 기술적 사상에 포함되는 범위에서는 수정 및 변경실시가 가능함은 물론이다.
상술한 바와 같이 본 발명에 따르면, 영상 데이터를 인터페이스 하는 하이브리드 프레임 그래버 장치에 있어서, 아날로그와 디지털 CCD 카메라로부터 영상 데이터를 모두 받아 메모리를 통한 인터페이스를 가능토록 하는 컨트롤러를 구비하므로 사용자의 필요에 따라 입력 카메라 종류를 선택할 수 있는 하이브리드 프레임 그레버 장치를 제공할 수 있는 잇점이 있다.

Claims (4)

  1. 아날로그 CCD (Charged Coupled Device) 카메라와 디지털 CCD 카메라를 구비하고 영상 데이터를 인터페이스 하는 프레임 그래버 장치에 있어서,
    아날로그 CCD 카메라의 출력포트에 연결된 비디오 디코더;
    비디오 디코더의 출력 신호와 디지털 CCD 카메라의 출력포트에 연결되어 사용자의 아날로그/디지털 CCD 카메라의 입력 선택에 따라 FIFO 메모리에 데이터를 쓰고 인터럽트를 발생하여 외부 시스템에서 읽기 신호를 인가하면 FIFO 메모리에 읽기 신호를 출력하며, 인터페이스를 이용하여 비디오 디코더를 제어하도록,
    비디오디코더에서 출력되는 동기신호 및 영상 데이터를 메모리에 저장하도록 하는 아날로그 FIFO 라이트 블록;
    디지털 CCD 카메라에서 출력되는 데이터를 메모리에 저장하도록 하는 디지털 FIFO 라이트 블록;
    상기 아날로그 FIFO 라이트 블록과 디지털 FIFO 라이트 블록에 연결되어 사용자의 선택에 따라 FIFO 입력 신호를 선택하는 라이트 선택 블록;
    외부시스템에서 입력되는 읽기 신호를 받아 FIFO에 읽기 신호를 만드는 FIFO 리드 블록;
    외부시스템에서 비디오 디코더를 조정할 수 있도록 하는 인터페이스 블록;
    비디오 디코더를 초기화하고 상기 FIFO 리드 블록에 읽기 인에이블(Enable) 신호를 인가하는 컨트롤 블록; 및
    선택된 입력신호에 따라 메모리의 데이터를 읽어가도록 인터럽트를 발생하는 리드 리퀘스트 블록을 포함하여 이루어진 전용 컨트롤러; 및
    전용 컨트롤러에 연결되어 외부 시스템에 영상 데이터를 출력하는 메모리로 이루어진 것을 특징으로 하는 하이브리드 프레임 그래버 장치.
  2. 제 1 항에 있어서, 사용자가 선택한 입력원에 따라 메모리를 통한 영상데이터의 인터페이스를 행함과 동시에, 비디오 디코더의 제어가 가능하도록 아날로그/디지털 CCD 카메라의 선택스위치가 추가 구성된 것을 특징으로 하는 하이브리드 프레임 그래버 장치.
  3. 삭제
  4. 삭제
KR1019990038516A 1999-09-10 1999-09-10 영상 데이터를 인터페이스 하는 하이브리드 프레임 그래버 장치 KR100323462B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990038516A KR100323462B1 (ko) 1999-09-10 1999-09-10 영상 데이터를 인터페이스 하는 하이브리드 프레임 그래버 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990038516A KR100323462B1 (ko) 1999-09-10 1999-09-10 영상 데이터를 인터페이스 하는 하이브리드 프레임 그래버 장치

Publications (2)

Publication Number Publication Date
KR20010026979A KR20010026979A (ko) 2001-04-06
KR100323462B1 true KR100323462B1 (ko) 2002-02-06

Family

ID=19610865

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990038516A KR100323462B1 (ko) 1999-09-10 1999-09-10 영상 데이터를 인터페이스 하는 하이브리드 프레임 그래버 장치

Country Status (1)

Country Link
KR (1) KR100323462B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100391956B1 (ko) * 2001-07-31 2003-07-22 주식회사 윈포넷 시분할 영상처리기능을 가지는 디지털영상저장장치 및 그영상처리방법
KR100466501B1 (ko) * 2002-07-24 2005-01-15 (주)네오와인 영상 신호처리 asic의 비디오 디코더 인터페이스 장치

Also Published As

Publication number Publication date
KR20010026979A (ko) 2001-04-06

Similar Documents

Publication Publication Date Title
KR20070041507A (ko) 이미지 프레임들의 시퀀스를 디스플레이하기 위한 방법 및시스템
KR100245821B1 (ko) 비디오 인터페이스와 오버레이시스템 및 그의 프로세스
KR100539637B1 (ko) 디지털 카메라
US20040183945A1 (en) Image processor with frame-rate conversion
KR100323462B1 (ko) 영상 데이터를 인터페이스 하는 하이브리드 프레임 그래버 장치
WO1990015404A1 (en) Apparatus for interfacing video frame store with color display device
JP2004165912A (ja) エリア撮像素子の駆動方法及び装置
JPH11296155A (ja) 表示装置およびその制御方法
JP3416536B2 (ja) ディジタルカメラ
JPH1042244A (ja) 画像処理装置
US4903227A (en) Processor for digitized video having common bus for real time transfer of input and output video data
KR100776943B1 (ko) 고성능 비디오 캡쳐 카드 및 다채널 비디오 캡쳐 방법
JP2003078693A (ja) 画像読み取り方法及び装置
JP4525382B2 (ja) 表示装置及び撮像装置
JP2002262175A (ja) ディジタルカメラ
JP3332570B2 (ja) ビデオカメラ
JP2622622B2 (ja) 走査線数変換制御方式
KR0152292B1 (ko) 화상처리시스템
JP2000059719A (ja) 画像処理装置
JP4704525B2 (ja) 画像信号処理装置
JP2000036932A (ja) 画像処理装置、画像処理方法及び記憶媒体
JPH059832B2 (ko)
KR20010056572A (ko) 다중 영상신호저장 제어장치
KR19980053315A (ko) 디지털 스틸 카메라의 연사를 위한 영상데이터 처리장치
JPS5951689A (ja) 静止画像伝送装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100211

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee