KR0152292B1 - 화상처리시스템 - Google Patents
화상처리시스템Info
- Publication number
- KR0152292B1 KR0152292B1 KR1019930011686A KR930011686A KR0152292B1 KR 0152292 B1 KR0152292 B1 KR 0152292B1 KR 1019930011686 A KR1019930011686 A KR 1019930011686A KR 930011686 A KR930011686 A KR 930011686A KR 0152292 B1 KR0152292 B1 KR 0152292B1
- Authority
- KR
- South Korea
- Prior art keywords
- image processing
- image
- bus
- central processing
- data
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Image Processing (AREA)
Abstract
본 발명은 화상처리 시스템에서 중앙처리장치간에 화상데이타 전송을 고속으로 전송할 수 있도록 한 화상처리시스템에 관한 것으로, 본 발명은 화상처리시스템에서, 입력되는 아날로그신호를 디지털 로 변환한 후, 화면단위로 저장하고 저장된 데이터를 화상처리한 후 화면에 아날로그 변환 출력하는 프레임그래버 와 화상데이타를 처리하는 화상처리용 중앙 처리장치 간에 상기 프레임그래버에서 변환 출력되는 아날로그신호를 모니터로 전송하는 제 1 비젼버스와, 상기 화상처리용 중앙처리장치에서 처리된 결과를 다른 화상처리용 중앙처리장치에 직접 억세스하는 제 2 비젼버스로 화상데이터를 전송하도록 구성한 것을 특징으로 한다.
Description
제1도는 종래의 화상처리시스템의 블록도.
제2도는 본 발명 화상처리시스템의 블록도.
제3도는 본 발명에 적용되는 비젼 버스의 상세도.
* 도면의 주요 부분에 대한 부호의 설명
1 : 호스트 컴퓨터 2 : 프레임 그래버
3 : 51-58 : 화상처리용 중앙처리장치 4 : 화상데이타전용버스
6 : 응용장치 7 : 제 1 비젼 버스
8 : 제 2 비젼버스
본 발명은 화상처리시스템에 관한 것으로, 특히 화상처리시스템에서 중앙처리장치간에 화상데이타 전송을 고속으로 전송할 수 있도록 한 화상처리시스템에 관한 것 이다.
종래의 화상처리시스템은 제1도에 도시한 바와같이, 호스트컴퓨터(1)와, 상기 호스트 컴퓨터(1)로부터 인더스트리 스탠다드 어키텍츄어(INDUS TRY STANDARD ARCHITECTURE) 버스 (이하 ISA 버스 라 칭함)를 통해서 제어신호를 받아 카메라로 부터 입력되는 아날로그신호를 디지털 신호로 변환한후, 화면단위(FRAME)로 데이터를 저장하며, 저장된 데이터를 화상처리를 한후 화면에 아날로그로 변환하여 출력하는 프레임그래버(2)와, 상기 프레임 그래버(2)에 저장된 화상데이타를 화상처리하는 화상처리용 중앙처리장치(3)로 구성되고, 상기 프레임그래버(2)와 화상처리용 중앙처리장치(3)간에는 화상데이타 전용버스 또는 포트(4)로 화상데이타를 전송하도록 구성되어 있다.
따라서 상기와 같이 프레임그래버(2)와 화상처리용 중앙처리장치(3)간에 화상데이타 전송을 할경우, 화상데이타 전용버스 또는 포트(4)는 전송속도는 한 화면당 26ms 가 소요되고, 멀티 중앙처리장치에 사용할 경우에는 상기 전송속도및 전용버스로는 각 중앙처리간에 화상데이타의 교환이 어려운 문제점을 가지고 있었다.
본 발명의 목적은 화상처리시스템에서 화상처리 중앙처리장치 간에 화상데이타의 전송 속도를 보다 빠른 고속으로 전송할 수 있도록 하는 화상제어시스템을 제공하고자 하는 데 있으며, 상기의 목적을 실현하기 위하여, 본 발명은 화상처리시스템에서, 입력되는 아날로그신호를 디지털 로 변환한 후, 화면단위로 저장하고 저장된 데이터를 화상처리한 후 화면에 아날로그로 변환 출력하는 프레임그래버 와 화상데이타를 처리하는 화상처리용 중앙처리장치간에 상기 프레임그래버에서 변환 출력되는 아날로그신호를 모니터로 전송하는 제 1 비젼버스와, 상기 화상처리용 중앙처리장치에서 처리된 결과를 다른 화상처리용 중앙처리장치에 직접 억세스하는 제 2 비젼버스로 화상데이타를 전송하도록 구성한 것을 특징으로 한다.
이하 첨부된 도면에 의거 본 발명을 상세히 설명하면 다음과 같다.
제 2도는 본 발명이 적용되는 화상처리시스템의 일실시예도로서, 호스트컴퓨터(1)에 ISA 버스를 통해서 카메라로부터 입력되는 아날로그신호를 디지털신호로 변환한후 화면단위로 데이터를 저장하고 저장된 데이타를 화상처리를 한후 아날로그로 변환 출력하는 프레임그래버(2)와, 상기 프레임그래버(2)에 저장된 화상데이타를 억세스하는 화상처리용 중앙처리장치(3)로 구성되는 화상처리시스템에 있어서, 상기 호스트컴퓨터(1)에 다중으로 화상을 처리할수 있는 화상처리용 중앙처리장치(51-58)와, 기타 화상처리에 필요한 응용프로그램을 가진 응용장치(6)간에는 실시간에 화상데이타를 전송하는 제 1 비젼버스(7)와, 고속의 화상데이타 및 중요정보를 교환하는 제 2 비젼버스(8)를 구성하여서 된 것이다.
제 3도는 본 발명에 적용되는 비젼버스의 상세도로서, (a)는 제 1 비젼버스(7)과 제 2 비젼버스콘넥터(8)이고, (b)는 비젼버스제어를 위한 각종신호를 공급하는 코넥터로서 단자 RO - R7는 카메라 출력중 적색에 해당되는 신호를 디지털화 한 8 비트 입출력되는 버스이고, 단자 GO -G7은 초록색에 해당하는 8비트 입출력 버스 이며, 단자 BO - B7은 파랑색에 해당하는 8 비트 입출력 버스 이다. 단자 HRO - HR7 은 고속전송을 위하여 만든 버스로서 화상메모리의 적색에 연결된 8 비트 고속데이타버스 이고 단자 HGO - HG7 은 고속전송을 위하여 만든 버스로서 화상메모리의 초록색에 연결된 8 비트 고속데이타 버스 이며, 단자 HBO - HB7 은 고속전송을 위하여 만든 버스로서 화상메모리의 파랑색에 연결된 8비트 고속데이타 버스 이다.
단자 GA 100 - GA 117 은 카메라로부터 화상데이타를 메모리로 입력받거나 메모리의 정보를 모니타로 출력할때 사용하는 실시간 어드레스 버스 이고, 단자 GA 200 - GA 217 은 화상처리용 중앙처리장치 간에 화상데이타 및 처리결과를 교환할 때 사용하는 고속 어드레스 버스이며, 단자 DSP1 INT - DSP8 INT 는 8 개의 화상처리용 중앙처리장치 와 호스트사이에 정보교환을 위한 인터럽트 요구 신호 이다.
단자 PCLK 는 카메라로부터 입력되는 아날로그신호를 디지털화하는 기준클럭 단자이고, 단자 SCLK 는 디지털 / 아날로그 클럭단자 이다. 단자 VSYNC 는 수직동기신호 단자 HSYNC 는 수평동기신호 단자 CSYNC 는 복합동기신호 단자 BLNK1 은 브랭크신호 단자 CLIX2 는 상기 기준클럭의 2 배되는 클럭으로 각종 응용장치 설계시 사용되고, 단자END1 는 제 2 비젼버스를 이용하여 데이터를 전송할 때 전송이 완료 되었음을 알려주는 신호 이다.
단자 WRCLK 는 모든 화상메모리에 데이터를 저장할 때 사용된는 쓰기 클럭단자 이고, 단자 FMCHG 는 모니터에 표시되는 프레임 메모리를 교환할 때, 사용하는 동기신호로 수직동기신호와 유사하다.
단자 RST1 는 시스템 리세트 신호이고, 단자 CAPTURE 는 한 화면의 정보를 얻는데 필요한 신호로써 한 화면 동안 출력되는 신호 이다.
단자 WIND1 - WIND4 는 한 화면을 4 개로 분할하여 하드웨어 적인 처리를 하기 위하여 만드는 신호 이다.
단자 DSPWR, DSPRD 는 다른 화상처리용 중앙처리장치의 프레임 메모리를 억세스 하기 위하여 출력된느 읽기, 쓰기 신호 단자로 구성되며, 상기 단자 RO-R7, BO-B7, GO-G7 은 실 시간의 화상데이타를 교환하는데 사용하는 화상데이타 버스이고, GA 100-GA117 은 데리타전송시 필요한 어드레스가 생성되어 출력되는 어드레스 버스이다. 이때 모든신호는 비데오 제어신호인 HSYNC, VSYNC, BLNK 와 동기를 맞추어 발생되는 신호로서 한 화면을 전송하는데 33ms가 소요된다.
상기 HRO-HR7, HG0-HG7, HB0-HB7 은 고속으로 인접 화상처리용 중앙처리장치간에 화상데이타 및 처리된 정보를 교환하는데 사용되는 데이터버스이며, 이때 필요한 어드레스는 GA200-GA217에서 16MHZ 클럭으로 발생한다.
또한 상기 HRO-HR7, HG0-HG7, HB0-HB7, PXD24-PXD26은 억세스하고자하는 화상처리용 중앙처리장치의 데이터버스가 출력되기도 하며, 동시에 GA200-GA217, DSPA18 -DSPA22에 화상처리용 중앙처리장치의 어드레스가 출력되어 다른 화상처리용 중앙처리장치의 화상데이타 메모리를 억세스하게 구성된다.
상기와 같이 구성되는 본 발명의 작용효과를 설명하면 다음과 같다.
즉 호스트컴퓨터(1)로부터 ISA버스를 통해서 프레임그래버(2)에 제어신호를 출력하면, 상기 프레임그래버(2)에서는 카메라와 연결된 제 1비젼버스(7)와 색신호데이타버스(R0-R7)(G0-G7)(B0-B7)그리고 실시간 어드레스버스(GA100-GA117) 각기능의 신호단자를 통해서 입력받아 아날로그신호를 디지털로 변환한후, 이 디지털로 변환된 디지털신호는 상기 제 1 비젼버스(7)을 통해서 화상처리용 중앙처리장치(51-58) 및 응용화면단위로 데이타를 저장하며 저장된 데이타를 화상처리를 한후, 화면에 아날로그로 변환하여 출력한다.
이와같이 변환출력된 아날로그신호는 제 1 비젼버스(7)를 통해서 화상처리용 중앙처리장치(51-58)와 응용장치(6)에서 필요한 화상데이타가 실시간으로 전송이 된다.
따라서 화상처리용 중앙처리장치(51-58)에서는 상기 제 1 비젼버스(7)를 통해서 화상정보를 취득하고 처리한 후 처리결과를 상기 제 1비젼버스(7)에 출력하면 출력된 처리결과는 프레임그래버(2)에서 다시 아날로그로 변환되어 모니터(도시되지 않음)로 화상이 출력된다.
한편 상기 화상처리용 중앙처리장치(51-58)에서 처리한 결과를 다른 중앙처리장치에서 필요할 경우, 또는 고속 디엠에이(DMA)기능을 사용하여 전송할 때 상기 제 2 비젼버스(8)를 이용하여 전송하게 되는데, 이때 상기와같은 동작에 의하여 한 화면 (512K byte)전송에 16MS가 소요되나, 상기 제 1 비전버스(7)를 이용하는 경우 33ms 가 소요된다.
또한 상기 제 2 비젼버스(8)는 데이터 전송량이 작은 경우는 직접 하나의 화상처리용 중앙처리장치가 다른 중앙처리장치의 프레임 메모리 즉 화상데이타가 저장되어 있는 메모리를 직접 억세스 할 수 있게 된다.
이상에서 설명한 바와같이 본 발명은 화상처리시스템에서 프레임그래버와 화상처리용 중앙처리장치 및 응용장치 간에 화상데이타를 전송할 때 ISA 버스에 비젼버스를 구성함으로써, 화상데이타의 전송속도를 크게 향상시킬수 있고 또한 중앙처리장치 상호간에 화상데이타를 억세스 할수 있으며, 아울러 화상처리용 중앙처리장치도 크게 확장을 할 수 있어 다중화 고속전송을 할 수 있는 효과를 제공하게 되는 것이다.
Claims (1)
- 호스트컴퓨터(1)에 ISA 버스를 통해서 카메라로부터 입력되는 아날로그 신호를 디지털 신호로 변환한후 화면단위로 데이터를 저장하고 저장된데이타를 화상처리를 한후 아날로그로 변환 출력하는 프레임 그래버(2)와, 상기 프레임그래버(2)에 저장된 화상데이타를 억세스하는 화상처리용 중앙처리장치(3)로 구성되는 화상처리시스템에 있어서, 상기 호스트컴퓨터(1)에 다중으로 화상을 처리할 수 있는 화상처리용 중앙처리장치(51-58)와, 기타 화상처리에 필요한 응용프로그램 가진 응용장치(6)로 구성하고, 상기 프레임그래버(2)와 화상처리용 중앙처리장치(51-58) 및 응용장치(6) 간에는 실시간에 화상데이타를 전송하는 제 1 비젼버스(7)와, 고속의 화상데이타 및 중요정보를 교환하는 제 2 비젼버스(8)를 구성하여서 된 것을 특징으로 하는 화상처리시스템.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019930011686A KR0152292B1 (ko) | 1993-06-25 | 1993-06-25 | 화상처리시스템 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019930011686A KR0152292B1 (ko) | 1993-06-25 | 1993-06-25 | 화상처리시스템 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR950001501A KR950001501A (ko) | 1995-01-03 |
KR0152292B1 true KR0152292B1 (ko) | 1998-10-15 |
Family
ID=19358025
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019930011686A KR0152292B1 (ko) | 1993-06-25 | 1993-06-25 | 화상처리시스템 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR0152292B1 (ko) |
-
1993
- 1993-06-25 KR KR1019930011686A patent/KR0152292B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR950001501A (ko) | 1995-01-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4800431A (en) | Video stream processing frame buffer controller | |
US5943064A (en) | Apparatus for processing multiple types of graphics data for display | |
US5369617A (en) | High speed memory interface for video teleconferencing applications | |
US5926187A (en) | Video interface and overlay system and process | |
JPS6055836B2 (ja) | ビデオ処理システム | |
JPH0854865A (ja) | フラット・パネル・ディスプレイ・インターフェース | |
US4845663A (en) | Image processor with free flow pipeline bus | |
US5014128A (en) | Video interface circuit for displaying capturing and mixing a live video image with computer graphics on a video monitor | |
JPH08331472A (ja) | 共有フレーム・バッファを含むマルチメディア表示装置においてビデオ・データとグラフィック・データの同期をとる方法及び装置 | |
GB2075317A (en) | Computer graphics system | |
US5444497A (en) | Apparatus and method of transferring video data of a moving picture | |
KR0152292B1 (ko) | 화상처리시스템 | |
US4903227A (en) | Processor for digitized video having common bus for real time transfer of input and output video data | |
KR100284420B1 (ko) | 디지털 비디오 캡쳐 보드 | |
EP0321070B1 (en) | Data/image acquisition system | |
JP3122996B2 (ja) | 動画・静止画表示装置 | |
KR100323462B1 (ko) | 영상 데이터를 인터페이스 하는 하이브리드 프레임 그래버 장치 | |
WO1999018719A1 (en) | Method of and apparatus for transmitting scaled and compressed raw ccd video data from a video camera | |
RU2108623C1 (ru) | Устройство для считывания изображения | |
JP2985194B2 (ja) | 画像処理装置 | |
SU1149305A1 (ru) | Устройство дл отображени информации на экране телевизионного индикатора | |
KR950011308B1 (ko) | 동영상분할 및 재구성용 라스터-블록변환기 | |
JPH0659105B2 (ja) | ビデオ製版装置における色修正方法 | |
JPS60136828A (ja) | 信号処理装置 | |
JP2000267642A (ja) | 画像表示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20070530 Year of fee payment: 10 |
|
LAPS | Lapse due to unpaid annual fee |