KR100391956B1 - 시분할 영상처리기능을 가지는 디지털영상저장장치 및 그영상처리방법 - Google Patents
시분할 영상처리기능을 가지는 디지털영상저장장치 및 그영상처리방법 Download PDFInfo
- Publication number
- KR100391956B1 KR100391956B1 KR10-2001-0046174A KR20010046174A KR100391956B1 KR 100391956 B1 KR100391956 B1 KR 100391956B1 KR 20010046174 A KR20010046174 A KR 20010046174A KR 100391956 B1 KR100391956 B1 KR 100391956B1
- Authority
- KR
- South Korea
- Prior art keywords
- image
- signal
- video signal
- digital
- memory
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/76—Television signal recording
- H04N5/91—Television signal processing therefor
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/76—Television signal recording
- H04N5/765—Interface circuits between an apparatus for recording and another apparatus
- H04N5/77—Interface circuits between an apparatus for recording and another apparatus between a recording apparatus and a television camera
- H04N5/772—Interface circuits between an apparatus for recording and another apparatus between a recording apparatus and a television camera the recording apparatus and the television camera being placed in the same enclosure
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Studio Devices (AREA)
Abstract
본 발명은 CCD카메라를 통해 인가되어 디지털 변환처리되는 영상신호를 하나의 제어모듈보드만을 이용하여 시분할 방식에 의하여 영상합성 및 영상캡쳐를 각각 구분하여 처리할 수 있도록 한 시분할 영상처리기능을 가지는 디지털영상저장장치 및 그 영상처리방법에 관한 것이다.
그리고, 그 시분할 영상처리기능을 가지는 디지털영상저장장치는 하나 이상의 촬상수단에 의해 촬상된 아날로그 영상신호를 인가받고 디지털 영상신호로 변환처리하는 제 1내지 제 n디코더(104a-104n) 및 그 제 1내지 제 n디코더(104a-104n)의 디지털 영상신호를 제 1클럭신호에 따라 각각 저장하는 제 1내지 제 n선입선출메모리(106a-106n)와, 상기 제 1내지 제 n선입선출메모리(106a-106n)로부터 제 2클럭신호에 의해 상기 저장된 디지털 영상신호를 리딩하고, 그 디지털 영상신호를 각각 영상합성모드와 영상캡쳐모드로 구분하여 처리하는 필드프로그래머블게이트어웨이(FPGA)(110)와, 상기 필드프로그래머블게이트어웨이(FPGA)(110)에 설정된 분할정보에 따라 상기 필드형태의 영상신호 데이터가 저장되는 제 1메모리(112a)와 그 제 1메모리(112a)로부터 2필드(field)의 영상신호를 제공받고 하나의 프레임으로 구성된 영상신호를 저장하는 제 2메모리(112b) 및, 상기 필드프로그래머블게이트어웨이(FPGA)(110)에 기 설정된 해상도에 따라 상기 캡쳐된 영상신호를 저장하는 제 3·4메모리(112c,112d)와, 상기 제 2·3·4메모리 (112c,112d)에 저장된 데이터를 직접메모리접근(DMA)방식에 의해 PCI버스로 출력시키는 PCI컨트롤러(120)가 포함되어 구성되는 것에 의하여 달성되며; 따라서 상기 입력된 디지털 영상신호를 고속으로 처리할 수 있으며, 상기 영상합성 및 영상캡쳐를 실행하기 위해서 두 개의 제어모듈보드가 제공되는 종래기술에 비하여, 하나의 제어모듈보드만을 제공하기 때문에 중복 구성요소를 사용하지 않음으로써 비용을 절감할 수 있는 잇점이 있다.
Description
본 발명은 시분할 영상처리기능을 가지는 디지털영상저장장치 및 그 영상처리방법에 관한 것으로서, 보다 상세하게는 소정 촬상매체로부터 입력저장된 영상신호를 시분할방식에 의해 영상합성모드와 영상캡쳐모드로 구분하여 처리할 수 있도록 한 시분할 영상처리기능을 가지는 디지털영상저장장치 및 그 영상처리방법에 관한 것이다.
주지된 바와 같이, 소정 영상정보를 저장 및 재생하기 위해서는 일정 동영상카메라와 같은 촬상수단에 의해 피사체를 촬상하고, 그 촬상된 영상정보를 디스플레이부를 통해 재생시키게 되는 바, 그러한 영상정보 처리를 위해서는 촬상수단에 의해 촬상된 영상정보를 디지털데이터로 변환처리하는 디코더부와, 상기 디코더부로부터 순차적으로 상기 영상정보를 저장하는 선입선출메모리(FIFO-memory)와, 상기 선입선출메모리에 저장된 영상정보를 일정 동작에 따라 리드하고 기 정해진 채널별로 상기 영상정보를 PCI버스를 통해 출력시키는 필드프로그래머블게이트어웨이 (FPGA)가 구비된 제어모듈부가 구성된 저장/재생장치가 이용되게 된다.
그리고, 상기 저장/재생장치를 이용한 영상정보 처리, 즉 영상합성 및 캡쳐를 하기 위해서는 상기 제어모듈부가 하나 또는 그 이상 제공된 상태에서 처리할 수가 있는 바, 먼저 하나의 제어모듈부로 인가받은 영상정보를 처리할때는 상기 영상정보의 합성 및 캡쳐동작을 동시에 수행하는 반면, 두 개의 제어모듈부를 이용할 경우에는 어느 하나의 제어모듈부(동영상보드가 구비됨)는 상기 인가받은 영상정보를 원하는 분할화면에 맞게 표시하게 되며, 다른 하나의 캡쳐보드가 구비된 제어모듈부는 그 촬상된 디지털 영상정보를 소정 해상도로 스케일링한 후 메모리에 저장시키게 된다.
그러나, 상기와 같이 소정 촬상수단에 의해 촬상된 영상정보를 분할표시하거나, 그 영상정보를 소정 해상도로 설정한 상태로 메모리에 저장하는 데 있어, 전술한바와 같이 하나의 제어모듈부만을 사용하는 경우에는 그 동영상정보에 대한 화면분할 및 캡쳐기능을 동시에 수행하기 때문에, 채널수가 증가되면 2회의 필드주사에 의해 하나의 프레임을 완성시키기 위해서는 초당 30프레임(frame)이 제공되어야 하나 이러한 경우 초당 30프레임이 제공되지 않아 성능이 저하되는 문제점이 있으며, 또한 동영상보드 및 캡쳐보드가 각각 구비된 제어모듈부를 각각 사용하는 경우에는 그 화면분할을 위한 영상합성 및 영상캡쳐를 위한 필수 구성부품을 제외하고는 동일한 부품이 중복되어 제공되기 때문에 프레임속도(frame rate)가 저하되는 문제점이 있었다.
따라서, 본 발명은 상기한 문제점을 해결하기 위해 안출된 것으로서, 소정 촬상수단으로부터 인가되는 하나의 영상정보에 대하여 영상합성 및 영상캡쳐동작을 시분할방식에 의하여 각각 독립적으로 처리할 수 있도록 함으로써, 소정 입력된 영상정보를 고속처리할 수 있도록 한 시분할 영상처리기능을 가지는 디지털영상저장장치 및 그 영상처리방법을 제공함에 그 목적이 있다.
상기한 목적을 달성하기 위한 본 발명의 시분할 영상처리기능을 가지는 디지털영상저장장치는, 하나 이상의 촬상수단에 의해 촬상된 아날로그 영상신호를 인가받고 디지털 영상신호로 변환처리하는 제 1내지 제 n디코더 및 그 제 1내지 제 n디코더의 디지털 영상신호를 제 1클럭신호에 따라 각각 저장하는 제 1내지 제 n선입선출메모리와, 상기 제 1내지 제 n선입선출메모리로부터 제 2신호에 의해 상기 저장된 디지털 영상신호를 리딩하고, 그 디지털 영상신호를 각각 영상합성모드와 영상캡쳐모드로 구분하여 처리하는 필드프로그래머블게이트어웨이 (FPGA)와, 상기 필드프로그래머블게이트어웨이(FPGA)에 설정된 분할정보에 따라 상기 필드형태의 영상신호 데이터가 저장되는 제 1메모리와 그 제 1메모리로부터 2필드(field)의 영상신호를 제공받고 하나의 프레임으로 구성된 영상신호를 저장하는 제 2메모리 및, 상기 필드프로그래머블게이트어웨이(FPGA)에 기 설정된 해상도에 따라 상기 캡쳐된 영상신호를 저장하는 제 3·4메모리와, 상기 제 2·3·4메모리에 저장된 데이터를 직접메모리접근(DMA)방식에 의해 PCI버스로 출력시키는 PCI컨트롤러가 포함되어 구성된다.
또한, 상기한 목적을 달성하기 위한 본 발명의 시분할 영상처리기능을 가지는 디지털영상저장장치의 영상처리방법은, 소정 촬상수단에 의해 촬상된 아날로그영상신호를 소정 데이터포맷에 따라 디지털영상신호로 변환처리하며 소정 클럭신호에 의해 선입선출메모리에 저장되는 과정과, 상기 저장된 디지털영상신호를 상기 저장시의 클럭신호보다 대략 2배의 클럭신호에 의해 리딩처리함은 물론, 수직동기신호의 로우레벨 및 하이레벨 신호에 따라 상기 디지털영상신호를 각각 영상합성모드와 영상캡쳐모드로 구분처리하는 과정과, 상기 처리된 영상신호를 기 제공된 분할정보에 따라 필드데이터 및 프레임 형식으로 저장하는 과정과, 상기 저장된 프레임형식의 영상신호를 기 설정된 해상도에 따라 캡쳐하고 직접메모리접근(DMA)방식에 따라 PCI버스를 통해 출력되는 과정으로 이루어진다.
상술한 구성으로 이루어진 시분할 영상처리기능을 가지는 디지털영상저장장치 및 그 영상처리방법에 따르면, CCD카메라로부터 입력되어 디지털 변환처리되는 영상신호에 대해 시분할방식에 의하여 영상합성모드 및 영상캡쳐모드로 각각 구분하여 처리함으로써, 고속으로 영상정보를 처리할수 있음을 알게 된다.
도 1은 본 발명의 바람직한 실시예에 따른 시분할 영상처리기능을 가지는 디지털영상저장장치를 보인 개략 블록구성도,
도 2는 도 1의 시분할 영상처리시에 제공되는 타이밍도,
도 3은 본 발명의 바람직한 실시예에 따른 시분할 영상처리기능을 가지는 디지털영상저장장치의 영상처리방법을 보인 흐름도이다.
* 도면의 주요 부분에 대한 부호의 설명*
102a-102n : 제 1내지 제 n CCD카메라, 104a-104n : 디코더,
106a-106n : 디코더, 110 : FPGA,
112a-112d : 스태틱램, 120 : PCI컨트롤러.
이하, 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 상세히 설명하면 다음과 같다.
도 1은 본 발명의 바람직한 실시예에 따른 시분할 영상처리기능을 가지는 디지털영상저장장치를 보인 개략 블록구성도, 도 2는 도 1의 시분할 영상처리시에 제공되는 타이밍도이다.
도 1에 도시된 바와 같이, 소정 하나 이상의 촬상수단(CCD카메라)(102a-102n)에 의해 촬상된 영상정보를 기 설정된 데이터포맷(본 발명에서는 YUV422 포맷형식)에 의하여 디지털신호로 변환처리하는 제 1내지 제 n디코더(104a-104n)와, 상기 제 1내지 제 n디코더(104a-104n)로부터 출력되는 디지털신호를 24.576MHz 제 1클럭신호(writing;MWC)에 따라 각각 저장하는 제 1내지 제n선입선출메모리(FIFO Memory)(106a-106n)와, 상기 제 1내지 제 n선입선출메모리(106a-106n)로부터 상기 제 1클럭신호의 2배에 해당되는 제 2클럭신호(reading;MRC)에 의해 상기 저장된 데이터를 독출·처리하는 필드프로그래머블게이트어웨이 (FPGA)(110)와, 상기 필드프로그래머블게이트어웨이(FPGA)(110)에 기 설정된 분할정보에 따라 화면분할된 데이터를 저장하는 제 1메모리(112a)와, 상기 필드프로그래머블게이트어웨이 (FPGA)(110)에 동작에 따라 상기 제 1메모리(112a)에 저장된 2필드(field) 데이터를 인가받고 프레임(frame)으로 구성하여 저장하는 제 2메모리(112b) 및, 상기 제 2메모리(112b)에 저장된 프레임 데이터를 상기 필드프로그래머블게이트어웨이 (FPGA)(110)에 설정된 해상도에 따라 캡쳐처리하고 저장하는 제 3·제 4메모리 (112c,112d)와, 상기 제 2·3·4메모리(112b,112c,112d)에 저장된 프레임데이터를 PCI버스로 출력하기 위한 PCI컨트롤러(120)가 포함되어 구성된다.
여기서, 상기 제 1내지 제 4메모리(112a-112d)는 스택틱형램(SRAM)으로 이루어지는 것이 바람직하다.
이와같이 구성된 시분할 영상처리기능을 가지는 디지털영상저장장치의 영상처리방법을 첨부된 도면을 참조하여 설명하기로 한다.
먼저, 하나 이상의 CCD카메라(102a-102n)에 의해 촬상된 아날로그 형식의 영상신호가 제 1내지 제 n디코더(104a-104n)에 입력되면(단계 200), 그 제 1내지 제 n디코더(104a-104n)는 소정 영상정보를 가지는 데이터포맷에 의하여 디지털방식으로 변환되며, 그러한 디지털 영상신호는 상기 제 1내지 제 n디코더(104a-104n)와 대응되어 제공되는 제 1내지 제 n선입선출메모리(106a-106n)에 대략 24.576MHz의 제 1클럭신호에 따라 각각 저장되게 된다(단계 202, 단계 204).
그와같은 상태에서, FPGA(110)는 상기 저장된 디지털 영상신호를 제 2클럭신호에 의해 독출하여 영상합성 및 영상캡쳐 기능에 따라 소정 처리동작을 수행한 후, 후술하는 메모리에 저장하고 PCI버스를 통해 출력시키게 되는바, 여기서 상기 FPGA의 처리과정을 좀더 상세하게 설명하기로 한다.
우선, 도 2의 타이밍도에 도시된 바와 같이 상기 FPGA가 디지털 영상신호를제 1내지 제 n선입선출메모리(106a-106n)로부터 독출시 그 클럭신호는 상기 24.576MHz의 제 1클럭신호의 2배에 해당되는 메모리리딩클럭신호(MRC)가 이용되며, 여기서 상기 제 1내지 제 n선입선출메모리(106a-106n)로부터 데이터 독출시 귀선소거기간(blanking period) 및 수직동기신호의 펄스신호를 고려하게 되면 상기 제 1클럭신호의 대략 1.7배의 클럭신호를 사용할 수가 있다.
그러면, 상기 FPGA(110)는 상기 제 1내지 제 n선입선출메모리(106a-106n)에 저장된 데이터를 독출시 2회 사용할 수가 있게 되며, 따라서 상기 FPGA(110)는 상기 데이터를 영상합성모드와 영상캡쳐모드로 각각 구분하여 처리할 수가 있게 된다.
다시말해, 상기 제 1내지 제 n선입선출메모리(106a-106n)에 데이터를 저장하는 시간과 데이터 독출시간은 약 2배 정도의 차이가 생기므로, 상기 필드프로그래머블게이트어웨이(FPGA)(110)는 수직동기신호(Vsync)의 로우/하이레벨 신호에 따라 데이터 처리시 영상합성모드와 영상캡쳐모드를 구분하여 처리할 수가 있게 된다.
따라서, 상기 FPGA는 상기 수직동기신호를 로우레벨 및 하이레벨 인가시점으로 분할하여 상기 영상합성 및 영상캡쳐를 처리하게 되는 바, 먼저 수직동기신호의 로우레벨 인가시에는(단계 206에서 yes), 영상합성모드상태로 데이터 처리를 위한 시간으로 할당하고(단계 208), 하이레벨 인가시에는(단계 206에서 no) 영상캡쳐모드상태로 데이터처리를 하게 된다(단계 210).
그러한 수직동기신호에 따라 먼저 로우레벨 상태의 수직동기신호가 발생되면, 상기 FPGA(110)는 제 1 내지 제 n선입선출메모리(106a-106n)에 저장된 데이터를 기설정된 분할정보에 따라 몇 개의 화면에 표시할 것인지를 판단하고, 그 분할화면 데이터를 제 1메모리(112a)에 저장하게 된다(단계 212).
이때, 상기 제 1메모리(112a)에 저장된 분할화면 데이터는 필드형식의 데이터로서, 그 필드 데이터는 상기 제 1메모리(112a)로부터 2개의 필드데이터를 인가받아 제 2메모리(112b)에서 프레임데이터로 저장된다(단계 214). 그러한 프레임데이터는 이후 FPGA(110)의 제어동작에 따른 직접메모리접근방식(DMA)에 의하여 PCI컨트롤러(120)의 제어동작에 따라 PCI버스를 매개하여 소정 디스플레이부에 표시된다(단계 216,218).
여기서, 상기 영상합성모드에 의해 영상신호의 처리가 완료되는 시점에서 상기 수직동기신호가 하이레벨로 인가될 때, 상기 FPGA(110)는 기 설정된 해상도에 따라 데이터를 캡쳐하게 되는 바, 그 캡쳐 데이터는 통상 NTSC기준에서는 초당 30프레임을 전송받게 된다(PAL방식에서는 초당 25프레임을 전송받게 된다). 그리고, 상기 캡쳐 데이터는 해상도에 따라 서로 상이하게 전송받게 되는 바, 즉 '640*480=30프레임', '640*240=60프레임', '320*240=120프레임'과 같이 프레임데이터가 다르게 나타나게 된다.
그 캡쳐데이터는 상기 영상합성모드와 같이 제 3,제 4메모리(112c,112d)에 저장된 후, 전술한 바와 같이 상기 FPGA(110)의 제어동작에 따른 직접메모리접근 방식에 의하여 PCI버스를 매개하여 출력되게 된다.
다시말해, 상기 클럭신호(MWC)에 의해 1초당 30프레임이 저장된 상태에서, 대략 2배의 클럭신호(MRC) 인가에 따라 영상합성모드 및 영상캡쳐모드에 의해 1초당 60프레임의 데이터를 처리할 수가 있게 되는 것이다.
이상에서 설명한 바와 같이, 본 발명의 시분할 영상처리기능을 가지는 디지털영상저장장치 및 그 영상처리방법에 따르면, CCD카메라에 의해 입력되어 디지털 변환처리된 영상신호를 시분할 방식에 의하여 2번 처리하여 영상합성 및 영상캡쳐를 구분하여 실행하기 때문에, 하나의 영상신호를 고속으로 처리할 수 있는 효과가 있다.
또한, 상기 영상합성 및 영상캡쳐를 실행하기 위해서 두 개의 제어모듈보드가 제공되는 종래기술에 비하여, 하나의 제어모듈보드만을 제공하기 때문에 중복 구성요소를 사용하지 않음으로써 비용을 절감할 수 있다.
Claims (2)
- 하나 이상의 촬상수단에 의해 촬상된 아날로그 영상신호를 인가받고 디지털 영상신호로 변환처리하는 제 1내지 제 n디코더(104a-104n) 및 그 제 1내지 제 n디코더(104a-104n)의 디지털 영상신호를 제 1클럭신호에 따라 각각 저장하는 제 1내지 제 n선입선출메모리(106a-106n)와,상기 제 1내지 제 n선입선출메모리(106a-106n)로부터 제 2클럭신호에 의해 상기 저장된 디지털 영상신호를 리딩하고, 그 디지털 영상신호를 각각 영상합성모드와 영상캡쳐모드로 구분하여 처리하는 필드프로그래머블게이트어웨이 (FPGA) (110)와,상기 필드프로그래머블게이트어웨이(FPGA)(110)에 설정된 분할정보에 따라 상기 필드형태의 영상신호 데이터가 저장되는 제 1메모리(112a)와 그 제 1메모리(112a)로부터 2필드(field)의 영상신호를 제공받고 하나의 프레임으로 구성된 영상신호를 저장하는 제 2메모리(112b) 및, 상기 필드프로그래머블게이트어웨이 (FPGA)(110)에 기 설정된 해상도에 따라 상기 캡쳐된 영상신호를 저장하는 제 3·4메모리(112c,112d)와,상기 제 2·3·4메모리(112c,112d)에 저장된 데이터를 직접메모리접근 (DMA)방식에 의해 PCI버스로 출력시키는 PCI컨트롤러(120)가 포함되어 구성되는 것을 특징으로 하는 시분할 영상처리기능을 가지는 디지털영상저장장치.
- 소정 촬상수단에 의해 촬상된 아날로그영상신호를 소정 데이터포맷에 따라 디지털영상신호로 변환처리하며 소정 클럭신호(MWC)에 의해 선입선출메모리에 저장되는 과정과,상기 저장된 디지털영상신호를 상기 저장시의 클럭신호(MWC)보다 대략 2배의 클럭신호(MRC)에 의해 리딩처리함은 물론, 수직동기신호의 로우레벨 및 하이레벨 신호에 따라 상기 디지털영상신호를 각각 영상합성모드와 영상캡쳐모드로 구분처리하는 과정과,상기 처리된 영상신호를 기 제공된 분할정보에 따라 필드데이터 및 프레임 형식으로 저장하는 과정과,상기 저장된 프레임형식의 영상신호를 기 설정된 해상도에 따라 캡쳐하고 직접메모리접근(DMA)방식에 따라 PCI버스를 통해 출력되는 과정으로 이루어지는 것을 특징으로 하는 시분할 영상처리기능을 가지는 디지털영상저장장치의 영상처리방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2001-0046174A KR100391956B1 (ko) | 2001-07-31 | 2001-07-31 | 시분할 영상처리기능을 가지는 디지털영상저장장치 및 그영상처리방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2001-0046174A KR100391956B1 (ko) | 2001-07-31 | 2001-07-31 | 시분할 영상처리기능을 가지는 디지털영상저장장치 및 그영상처리방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20030012225A KR20030012225A (ko) | 2003-02-12 |
| KR100391956B1 true KR100391956B1 (ko) | 2003-07-22 |
Family
ID=27717405
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2001-0046174A KR100391956B1 (ko) | 2001-07-31 | 2001-07-31 | 시분할 영상처리기능을 가지는 디지털영상저장장치 및 그영상처리방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100391956B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102048369B1 (ko) * | 2017-12-22 | 2019-11-25 | 에이스웨이브텍(주) | 영상융합 알고리즘이 적용된 lwir 및 swir를 이용한 융합 듀얼 ir 카메라 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19990005645A (ko) * | 1997-06-30 | 1999-01-25 | 김영환 | Stb에서 화상회의 서비스 구현장치 |
| KR20000034384A (ko) * | 1998-11-30 | 2000-06-15 | 전주범 | 데이타 전송로를 위한 디지탈 방송 수신기 |
| KR20010026979A (ko) * | 1999-09-10 | 2001-04-06 | 조용범 | 영상 데이터를 인터페이스 하는 하이브리드 프레임 그래버 장치 |
| KR20020043926A (ko) * | 2000-12-05 | 2002-06-12 | 남재성 | 동영상신호를 제어하기 위한 디지털영상저장시스템 |
-
2001
- 2001-07-31 KR KR10-2001-0046174A patent/KR100391956B1/ko active IP Right Grant
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19990005645A (ko) * | 1997-06-30 | 1999-01-25 | 김영환 | Stb에서 화상회의 서비스 구현장치 |
| KR20000034384A (ko) * | 1998-11-30 | 2000-06-15 | 전주범 | 데이타 전송로를 위한 디지탈 방송 수신기 |
| KR20010026979A (ko) * | 1999-09-10 | 2001-04-06 | 조용범 | 영상 데이터를 인터페이스 하는 하이브리드 프레임 그래버 장치 |
| KR20020043926A (ko) * | 2000-12-05 | 2002-06-12 | 남재성 | 동영상신호를 제어하기 위한 디지털영상저장시스템 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20030012225A (ko) | 2003-02-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5444483A (en) | Digital electronic camera apparatus for recording still video images and motion video images | |
| KR100414159B1 (ko) | 다채널 입력의 고화질 다중 화면 분할 장치 및 방법 | |
| KR20000011752A (ko) | 촬상장치 | |
| US7583280B2 (en) | Image display device | |
| JP2007104623A (ja) | 映像信号伝送システム、撮像装置、信号処理装置および映像信号伝送方法 | |
| JPH0817008B2 (ja) | 映像信号時間軸補正装置 | |
| JPH04299687A (ja) | テレビジョン方式変換装置 | |
| KR100391956B1 (ko) | 시분할 영상처리기능을 가지는 디지털영상저장장치 및 그영상처리방법 | |
| US20010036359A1 (en) | Digital camera | |
| US8842193B2 (en) | Imaging apparatus | |
| US5822013A (en) | Selective projection image freeze device | |
| JPH0965374A (ja) | ３次元映像記録装置および３次元映像再生装置 | |
| JPH10164566A (ja) | マルチ天井カメラ装置 | |
| JP2640030B2 (ja) | 固体撮像装置 | |
| JP3400649B2 (ja) | モニタ装置における画像合成方法及び監視カメラ装置 | |
| JPH10257450A (ja) | ビデオ信号の多重化方法および装置 | |
| US6434281B1 (en) | Signal processing apparatus | |
| KR100290843B1 (ko) | 디지털비디오카메라시스템의영상신호보간장치및방법 | |
| JP2004140687A (ja) | 撮像装置 | |
| JPH07203373A (ja) | 映像信号処理装置 | |
| JPH0832872A (ja) | 表示装置及びメモリ装置 | |
| JPH10210452A (ja) | 監視カメラシステムの画像合成方法 | |
| KR20000011790A (ko) | 신호처리장치,및기록/재생장치 | |
| JP2002232831A (ja) | 画像記録装置 | |
| JP2000165849A (ja) | 監視カメラシステム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130603 Year of fee payment: 11 |
|
| FPAY | Annual fee payment |
Payment date: 20140619 Year of fee payment: 12 |
|
| FPAY | Annual fee payment |
Payment date: 20150616 Year of fee payment: 13 |
|
| FPAY | Annual fee payment |
Payment date: 20160525 Year of fee payment: 14 |
|
| FPAY | Annual fee payment |
Payment date: 20170704 Year of fee payment: 15 |
|
| FPAY | Annual fee payment |
Payment date: 20180626 Year of fee payment: 16 |