JPS62100804A

JPS62100804A - プログラマブル・コントロ−ラ

Info

Publication number: JPS62100804A
Application number: JP24117685A
Authority: JP
Inventors: Tomohisa Ishino; 石野　智久; Hisao Toyama; 外山　久雄
Original assignee: Omron Tateisi Electronics Co
Current assignee: Omron Corp
Priority date: 1985-10-28
Filing date: 1985-10-28
Publication date: 1987-05-11

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】（発明の分野）この発明は、再起動時の処理において、過去に電断がお
ったか否かの情報を、ユーザプログラムで利用できるよ
うにしたプログラマブル・コントローラに関する。

（発明の概要）この発明では、バッテリ電源で動作し、かつＡＣ電源が
一定時間以上断たれた時に限り電断検知出力を発する電
断検知回路と、バッテリ電源で動作し、かつ前記電断検
知出力を保持する記憶回路と、ユーザプログラムで使用
可能な入力番号が割当てられ、かつ前記記憶回路の内容
を読出可能な入力ポートとを設け、再起動時の処理にお
いて電断検知出力を一個の入力接点と同様に扱い、これ
を条件として特定ユーザプログラムの実行、非実行等を
制御可能としたものである。

（従来技術とその問題点）従来、プログラマブル・コントローラにおいて、長時間
停電あるいは瞬時停電が生じた場合、電断検知回路の出
力によって、コントローラに対し強制的にリセットを掛
け、動作を停止させるような対策がとられており、また
電源が復帰した場合には、自動的にあるいは手動により
コントローラに対し再起動が掛けられるのが通例である
。

しかし、プログラマブル・コントローラの制御対象がプ
ロセス制御装置などの場合、瞬時停電の場合は比較的に
問題ないが、停電時間が一定時間を越えると、最早被制
御対象プロセスが変更されてしまい、そのまま再起動を
掛けたのでは試料をだめにしてしまう等の問題がある。

（発明の目的）この発明の目的は、一定時間以上の停電が生じた後の再
起動時にあっては、通常のあるいは瞬時後の再起動時と
は異なる制御を自動的に選択させることができるプログ
ラマブル・コントローラを提供することにある。

（発明の構成及び効果）この発明は上記の目的を達成するために、バッテリ電源
で動作し、かつＡＣ電源が一定時間以上断たれたときに
限り電断検知出力を発する電断検知回路と、バッテリ電源で動作し、かつ前記電断検知出力を保持す
る記憶回路と、ユーザプログラムで使用可能な入力番号が割当てられ、
かつ前記記憶回路の内容を続出可能な入力ボートと、を
特徴とするものである。

このような構成によれば、電断検知出力をユーザプログ
ラム上で取扱うようにユーザプログラムを組むことによ
って、一定時間以上の停電が生じた後の再起動時におっ
ては、通常のあるいは瞬時後の再起動時とは異なる制御
を自動的に選択させることが可能なる。

（実施例の説明）第１図は、本発明に係るピルティング・ブロックタイプ
のプログラマブル・コントローラのレイアウトを示す説
明図でおる。

同図に示す如く、このプログラマブル・コントローラは
、ＣＰＵユニット１．複数のＩ１０ユニット２１本発明
に係る電断検知ユニット３及び電源ユとット４とから構
成されている。

これらユニット１〜４は、薄型ブックケース状ハウジン
グに収容され、直立設置されたマザ′−ホード（以下、
ラックと称する）に対してそれぞれ水平方向から着脱自
在に構成されている。

第２図は、ＣＰＵユニット１と電源ユニット４との関係
を示すブロック図である。同図に示す如く、ＣＰＵユニ
ット１内にはマイクロプロセッサ１０、システムプログ
ラムＲＯＭ１１．入出力状態ＲＡＭ１２．ユーザプログ
ラムＲＡＭ１３及びワーキングＲＡＭ１４などが設けら
れている。

マイクロプロセッサ１０はシステムプログラムＲＯＭに
記憶された各種のシステムプログラムを実行することに
よって、プログラマブル・コントローラとしての基本的
な機能の他に、各種のサービス機能を実現するようにな
されている。

ここで、プログラマブル・コントローラとしての基本的
な機能としては、例えばＩ１０ユニット２から取込んだ
入力データで、入出力状態ＲＡＭ１２の入カニリアを書
換える入力更新機能、入出力状態ＲＡＭ１２内の入出力
データを参照してユーザプログラムＲＡＭ１３から読み
出したユーザ命令を実行し、その実行結果で入出力状態
ＲＡＭ１２の出力データを書換える命令実行機能及び命
令実行の結果書換えが終了した入出力状態ＲＡＭ内の出
力データを、Ｉ１０ユニット２から外部へと送出する出
力更新機能などである。

また、各種のサービス機能としては、一般にはプログラ
ム書込み機能、モニタ機能などを挙げることができる。

一方、電源ユニット４内には、ＡＣｌｏｏＶを降圧する
変圧器、変圧器の二次側出力を整流する整流回路、整流
出力を平滑する平滑回路、平滑後の直流出力を安定化す
る安定化回路などが内蔵されている。

また、通常この種の電源ユニットにはＡＣ電源が停電し
た場合、ＤＣ出力がダウンする以前に、リセット出力を
発する電断検知回路が設けられている。そして、このＲ
ＥＳＥＴ信号によって、ＣＰＵユニット１内のマイクロ
プロセッサ１０などに対してリセットか掛けられるよう
になされている。

また、電源ユニット４から得られたＤＣ電源うインは前
述した各ユニット１，２．３へとそれぞれ供給されてい
る。

尚、この種のプログラマブル・コントローラにおいて、
Ｉ１０ユニット２の構成については周知であるためここ
では説明は省略する。

第３図は本発明に係る電断検知ユニットの構成を示すブ
ロック図である。

同図に示す如く、電断検知ユニット３は、電断検知部３
０．ラッチ部３１．バス制御部３２とから構成され、こ
れら各部３０〜３２は、内蔵バッテリ電源３３によって
給電されている。

電断検知部３０は、第４図に示す如く、制御ゲート３０
ａ、タイマ回路３０ｂ、検出回路３０Ｃとから構成され
ている。そして、これらの回路は次のような動作を行う
。尚、以下ＲＥＳＥＴ信号はローアクティブとして説明
する。

ＲＥＳＥ下信号が入らない時には、コンデンサＣはトラ
ンジスタ丁Ｒ２抵抗Ｒ２を介してＤＣ電源Ｖｒで充填さ
れ、コンデンサＣの端子電圧はＶＣとなって電圧比較器
ＧＯＭＰの一側に入力されている。電圧比較器ＣＯＭＰ
の＋側には抵抗Ｒ４゜Ｒ５で分圧された基準電圧ＶＲＥ
Ｆが印加されている。これは、ＶＣより小ざく設定され
ているので、電断検知出力は′Ｌ″となる。

これに対して、ＲＥＳＥＴ信号が入ってくると、トラン
ジスタ丁Ｒがカットオフ状態となり、コンデンサＣに蓄
えられていた電荷が抵抗Ｒ２，Ｒ３を介してコンデンサ
Ｃ２抵抗Ｒ１２，Ｒ３により定まる時定数で放電が始ま
り、コンデンサの端子電圧ＶＣが低下し抵抗Ｒ４，Ｒ５
で定まる基準電圧ｖｒｅｆ以下になると、電断検知出力
はＩＩ　ＨＩＴに反転する。

尚、この例ではタイマ回路３０ｂの抵抗Ｒ３は可変抵抗
器で構成されており、このため後述する電断検知遅れ時
間Ｔｄを調整可能になされている。

このように、電断検知部３０は、ＡＣ電源に停電が生じ
、これに僅かに遅れてＲＥＳＥＴ信号が発せられた場合
（第５図参照）、ＲＥＳＥＴ信号の到来時点から一定時
間（電断検知遅れ時間Ｔｄ）以上ＡＣ電源の停電状ｇ（
正確にはＲＥＳＥＴ信号の“Ｌ″状態が続いた場合に限
り、“Ｈｌｌを出力するように構成されている。

−一方、ラッチ部３１は、電断検知出力の立上りでトリ
ガされ、１１　ＨＩ＋データを読み込むＤ型フリップフ
ロップなどで構成され、従って電断検知出力が発せられ
ると同時に、ラッチ部３１には“ＨＩＵが記′匝される
。そして、この記憶状態はバッテリ電源３３によって以
後保持される。

バス制御部３２は、ユーザプログラムで使用可能な入力
番号が割当てられ（すなわちアドレスデコーダを内蔵す
る）、かつＣＰＵユニット１からの制御で、ラッチ部３
１の出力状態をデータバス上に読込可能な入力ボート（
バスドライバ等）で構成されている。

従って、第５図のタイムチャートに示す如く、ＡＣ電源
に停電が生じ、これに僅かに遅れてＲＥＳＥＴ信号が発
せられた場合、ＲＥＳＥＴ信号の到来時点から時間Ｔｄ
だけ遅れて電断検知出力１１　ＨＩＩが発せられ、この
状態は以後継続的に保持される。

以上の構成によれば、例えば第６図に示されるように、
プログラム起動後１スキャンだけオンする入力接点ＱＯ
（公知）と本発明に係る電断検知出力接点１０とを直列
条件として、プログラム実行禁止リレー３０を駆動し、
かつリレー３０の補助接点３０を介してＩＬ語命令駆動
し、更にＩＬ語命令ＩＬＣ命令とで挾まれるアドレス空
間に電断有無により実行を禁止したいプログラム部分を
挿入することによって、コン１〜ローラ再起動時におけ
る制御内容を、過去に電断が生じたか否かに応じて自動
的に選択させることが可能となる。

つまり、電断が生じてＣＰＵユニツ）〜１にリセットが
掛かった場合、その時点からほぼ時間下ｄ遅れて電断検
知ユニット３内のラッチ部３１には１１　ＨＩＩが保持
される。

従って、コントローラに再起動を掛けた場合、最初の１
スキャン時点で電断検知部カフ０“’　）−１”が読み
込まれる結果、プログラム実行禁止リレー３０が駆動さ
れ、命令ＩＬ〜ＩＬＣで挾まれた領域のユーザプログラ
ムの実行を禁止できるわけてある。

従って、この禁止される領域に、停電後には実行しては
ならないプログラムを書込んでおくことにより、プロセ
ス制御などにおいても、最適なプログラム実行再開を可
能ならしめることができる。

また、以上の実施例において、可変抵抗器Ｒ３を操作す
ることにより電断検知遅れ時間ｌｄとして様々な値をと
ることができ、被制御対象プロセスがどの程度の長さの
停電に耐えつるかに応じて、最適な電断検知遅れ時間Ｔ
ｄを設定することができる。

他方、電断時間が時間Ｔｄに満たない瞬時等の場合には
、該当プログラム部分を平常通りに実行させることがで
きる。

尚、以上の実施例では、電断検知部３０内のタイマ回路
３０ｂとしてＣＲ積分回数回路を利用したが、より精度
の高いものが要求される場合には、水晶撮動子を利用し
た電子時計ＩＣなどを利用すればよい。

【図面の簡単な説明】

第１図は本発明か適用されるプログラマブル・コントロ
ーラの一例を示すレイアウト図、第２図はＣＰＵユニッ
トと電源ユニットとの関係を示すブロック図、第３図は
電断検知ユニットの詳細を示すブロック図、第４図は電
断検知部の詳細示す回路図、第５図は各部の信号状態を
示すタイムチャート、第６図は本発明が適用されるユー
ザプログラムの一例を示すラダー図である。１・・・ＣＰＵユニット２・・・■／○ユニット３・・・電断検知ユニット４・・・電源ユニット３０・・・電断検知部３］・・・ラッチ部３２・・・バス制御部３３・・・バッテリ電源第３図３（−リ寵ｉオ啼ｉ矢０エニγト）第４図第５図第６図

Claims

【特許請求の範囲】

（１）バッテリ電源で動作し、かつＡＣ電源が一定時間
以上断たれたときに限り電断検知出力を発する電断検知
回路と、バッテリ電源で動作し、かつ前記電断検知出力を保持す
る記憶回路と、ユーザプログラムで使用可能な入力番号が割当てられ、
かつ前記記憶回路の内容を読出可能な入力ポートと、を具備することを特徴とするプログラマブル・コントロ
ーラ。
（２）前記電断検知回路の電断検知遅れ時間を調整可能
としたことを特徴とする特許請求の範囲第１項に記載の
プログラマブル・コントローラ。