JPS6193645A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPS6193645A
JPS6193645A JP59214616A JP21461684A JPS6193645A JP S6193645 A JPS6193645 A JP S6193645A JP 59214616 A JP59214616 A JP 59214616A JP 21461684 A JP21461684 A JP 21461684A JP S6193645 A JPS6193645 A JP S6193645A
Authority
JP
Japan
Prior art keywords
pad
layer
wire
conductor pattern
conductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59214616A
Other languages
English (en)
Inventor
Yorihiro Uchiyama
内山　順博
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP59214616A priority Critical patent/JPS6193645A/ja
Publication of JPS6193645A publication Critical patent/JPS6193645A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05005—Structure
    • H01L2224/05009—Bonding area integrally formed with a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は導体パターンの耐蝕性の向上と併せて導体パタ
ーンの変形を防止したパッド部の構造に関する。
トランジスタ、　ＩＣなどの半導体デバイスはシリコン
（Ｓｉ）で代表される単体半導体やガリウム砒素（Ｇａ
Ａｓ）で代表される化合物半導体の基板を用いて形成さ
れている。
ここで基板は精製された単結晶ロッドから約５００μｍ
程度の薄層に切り出され、研磨や清浄化などの表面処理
を施して使用されている。
さて各種ある半導体のうち最も多く使用されている材料
はＳｉであって、単結晶ロッドから切り出される基板（
ウェハ）の径は５インチ、６インチ或いはそれ以上と頗
る大きく、これを処理単位として半導体素子の形成が行
われている。
一方、ＩＣ，ＬＳＩなどの半導体素子の大きさは最大の
ものでも１０龍角であり、この中に多数の単位素子が相
互に回路接続されて形成されている。
さてＩＣ，ＬＳＩなどの半導体素子は素子形成が終わっ
た基板（ウェハ）を素子毎に切断してチップとし、これ
を予め配線パターンが形成されているセラミックなどの
配線基板の装着位置に共晶ボンディング或いは接着剤を
用いて接着し、次にチップに形成されている端子電極部
（通称ポンディングパッド）と配線基板上に設けられて
いる端子電極部とをワイヤボンディングなどの方法で結
線接続して使用されている。
本発明はＳｉチップの周辺に設けられている端子電極部
の構造に関するものである。
〔従来の技術〕
第３図はウェハから切り出したチップ１の周辺部に形成
されている端子電極部（以下略してパ・ノド）２の位置
関係を示す平面図で、チップ上には多数の半導体素子と
これを回路接続する配線パターンが数多くパターン形成
されているが、耐湿性を確保する目的で燐珪酸ガラス（
略称ＰＳＧ　）層３で被覆されており、チップ１の周辺
に沿って多数のパッド２だけが露出している。
第２図（Ａ）はかかるパッド部４の断面構造図であって
パッド２は例えば１００乃至１５０μｍ角の正方形状で
周囲はＰＳＧ層３で囲まれており、１％シリコン（Ｓｔ
）を含むアルミニュウム（ＡＩ）よりなる導体パターン
５の先端部が露出して設けられている。
ここで導体層としてｍｌのＳｉを含むＡ１合金を用いる
理由は＾１原子のマイグレーション現象を抑制するため
である。
チップ１は先に記したように微細な印刷配線パターンが
形成されているセラミック基板のボンディング位置に接
着され、ボンディング位置の周囲に対応してパターン形
成されている多数のパッドとワイヤボンディング接続が
行われる。
第２図（Ｂ）は予め先端が加熱溶融されて丸められた金
（Ａｕ）ワイヤ６をバ・ノド２に溶着した状態を示して
いる。
ここでＡｕは極めて固溶体を作り易い金属であり、一方
導体パターン５は厚さが約１μｍと薄、いために溶着の
際にボンディング位置の近傍のＡＩ導体パターン５が引
き込まれてパターン幅が縮小すると云う現象が起こり易
く、パターン幅が約２μｍ程度と狭いために半導体素子
が動作中にこの部分の抵抗増加によって断線障害が起こ
り易くなると云う問題がある。
またワイヤボンディング工程が終わった後、セラミック
基板上に樹脂被覆を行って耐蝕性を増加する処理が施さ
れるが、この場合にＡｕワイヤ６と樹脂とでは膨張係数
が異なるために隙間を生じ、湿気がＡｕワイヤ６に沿っ
て侵入し易い。
ここで湿気がワイヤボンディング位置にまで侵入すると
Ａｕワイヤ６を構成するＡｕと導体パターン５を構成す
るＡＩおよび水（Ｈ２０）とによって局部電池が形成さ
れてＡＩの腐食が進行し、導体パターン５の厚さが薄（
且つ狭いために断線を起こすと云う問題もある。
〔発明が解決しようとする問題点〕
以上記したようにワ・イヤボンディングに当たってＡｕ
ワイヤ６と導体パターン５を構成するＡＩが合金化する
時に導体パターンのＡＩが吸い上げられる現象があり、
また浸透して（る湿気によってＡｕワイヤ６と導体パタ
ーン５との間に局部電池が形成されて腐食が進行し、断
線障害に進展することが問題である。
〔問題点を解決するだめの手段〕
上記の問題点は半導体チップの導体パターンが絶縁層に
窓開けされて半導体チップの周辺に露出して設けられ、
外部端子とボンディング接続を行うバンド部が該窓開は
部の上に更に導体層を被覆した二層構造で形成されてい
ることを特徴とする半導体装置の製造方法により解決す
ることができる。
〔作用〕
本発明は上記の問題を考察した結果、何れも導体パター
ンが薄（且つ狭いために生じていることに着目し、Ａｕ
ワイヤの溶着を行うパッドを厚く形成することにより間
°題を解決するものである。
〔実施例〕
第１図（Ａ）は本発明を実施したパッド部７の断面図で
同図（Ｂ）はこの平面図である。
すなわち本発明は第２図（Ａ）に示す従来のパッド部４
の上に更に導体層を形成し、写真食刻技術（ホトリゾグ
ラフィ）を用いてパターン形成を行うことによって二重
構造のパッド８を形成するものである。
すなわちスバタリング技術を用いて第２図（Ａ）に示す
パッド２が窓開けされたＰＳＧ層３の上に導体層と同じ
組成の金属膜を形成し、これを選択エツチングして従来
よりも−回り大きなパッド部７を形成する。
ここでパッド部７の周辺はＰＳＧ層３に掛がって設けら
れているためにパッド８は幾分窪んで設けられるが、こ
の底の面積はＡｕワイヤ６を溶着するのに充分な広さで
あることが必要である。
このように二重構造のパッド部７を使用すると導体パタ
ーンが充分に厚く形成できるためにＡｕワイヤ６の溶着
の際の固溶体化に当たって導体パターンが局部的に狭ま
ることはなく、また浸透してくる湿気によって局部電池
現象の発生は避けられないものの、パッド８が厚いため
に断線障害に至りにくい。
なお本発明を実施する場合、ＰＳＧ層３の上に形成する
導体層は必ずしも導体パターン５と同一金属である必要
はなくＡｕｇいはこれと単極電位値の近い金属を使用す
ればこの問題を無くすることができる。
〔発明の効果〕
以上説明したようにパッド部を二重構造とする本発明の
実施により従来の問題点を解決することが可能となり、
これにより半厚体素子の信頼度を向上することができる
。
【図面の簡単な説明】
第１図は本発明の詳細な説明図で、同図（Ａ）はパッド
部の断面構造図、また同図（Ｂ）はこの平面図、 第２図（Ａ）は従来のパッド部の断面構造図、また同図
（Ｂ）はこれにワイヤボンディングを施した状態を示す
断面図、 第３図はＩＣチップの平面図、 である。 図において、 １はチップ、　　　　　　２，８はパッド、３はＰＳＧ
層、　　　　　　４．７はパッド部、５は導体パターン
、　　　６はＡｕワイヤ、である。 きＮ

Claims (1)

    【特許請求の範囲】
  1. 　半導体チップの導体パターンが絶縁層に窓開けされて
    半導体チップの周辺に露出して設けられ、外部端子とボ
    ンディング接続を行うパッド部が該窓開け部の上に更に
    導体層を被覆した複数層構造で形成されていることを特
    徴とする半導体装置。
JP59214616A 1984-10-13 1984-10-13 半導体装置 Pending JPS6193645A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59214616A JPS6193645A (ja) 1984-10-13 1984-10-13 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59214616A JPS6193645A (ja) 1984-10-13 1984-10-13 半導体装置

Publications (1)

Publication Number Publication Date
JPS6193645A true JPS6193645A (ja) 1986-05-12

Family

ID=16658671

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59214616A Pending JPS6193645A (ja) 1984-10-13 1984-10-13 半導体装置

Country Status (1)

Country Link
JP (1) JPS6193645A (ja)

Similar Documents

Publication Publication Date Title
JP2540652B2 (ja) 半導体装置
JPH0689919A (ja) ワイヤボンドとはんだ接続の両者を有する電気的内部接続基体および製造方法
JP2779133B2 (ja) バンプを持つ半導体構造
JP3648585B2 (ja) 半導体装置及びその製造方法
JPS6193645A (ja) 半導体装置
JPH06177315A (ja) 多層リードフレーム
JP2721580B2 (ja) 半導体装置の製造方法
JPH03218644A (ja) 回路基板の接続構造
JP2002050715A (ja) 半導体パッケージの製造方法
JPH04278542A (ja) 半導体装置及びその製造方法
JPH05299420A (ja) 半導体装置
JPH09246416A (ja) 半導体装置
JPH0974096A (ja) はんだバンプ実装用端子電極形成方法
JPS62199022A (ja) 半導体装置の実装具
JPH07221101A (ja) 半導体ウエハ上への突起電極形成方法
KR970005715B1 (ko) 반도체 장치 및 그 제조 방법
JPH02170434A (ja) バンプ電極を備える半導体集積回路装置
JPS5929430A (ja) 半導体装置
JPS62136857A (ja) 半導体装置の製造方法
KR940007289B1 (ko) 반도체 장치를 제조하는 방법
JPH04322435A (ja) 半導体装置およびその製造方法
JPS6158258A (ja) 半導体装置の製造方法
KR101046377B1 (ko) 반도체 패키지용 인쇄회로기판 및 그의 제조 방법
JPS60160644A (ja) 半導体集積回路装置
JPH02177451A (ja) 半導体集積回路装置