JPS6193495A - 電子楽器 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は電子楽器に関づるもので、特に楽音の音色をキ
ーのタッチや音高又は音域に応じて変化さけることので
きる電子楽器に関する。

〔従来の技術〕

電子９！器においては、キーの揮下げ速度（イニシセル
タッチ）やキー押圧中の圧力（アフタタラ１）雪の１−
タップを検出し、このキータッチに対応して楽音の音色
を制御するタッチレスポンス制御が行なわれている。

よＩζ、発生すべき楽音の音高又は音域に応じて該楽音
の音色を制御するキースケーリング制御が行なわれてい
る。　　　　′− このような楽＆の音色を制御する回路は、多数の高調波
成分を含む音淵信号を人力するフィルタ（ＬＰＦやＨＰ
　Ｆ等）からなり、このフィルタの周波数特性をキータ
ッチや音高又は音域に応じて変化させるものである。

（発明が解決しようとりる問題点） しかしながら、ここで使用されるフィルタは音源信号に
含まれる＾調波成分の一部を除去あるいは抑制するだけ
のものであるため、複雑な８色制御ができない。そごで
、キータップの各状態にス・１応してそれぞれ所望の楽
音波形を予め記憶しＩζ波形メモリを設け、検出したキ
ータッチに対応して所望の楽音波形を選択しで読み出す
ようにした電子楽器が提案されている（例えば狛願ｌｉ
ｔ　５１３８４６６号（特開昭５２−１２１３１３号）
）。

このような電子楽器では高品質のタッチレスポンス制御
が可能となるが、多数の楽音波形を記憶しなければなら
ないので、波形メモリ容量が大きくなるという問題があ
る。

本発明はのこような問題を解決しようとする一ｂので、
複雑な音色制御を波形メモリ容量の増加を招くことなく
達成することを目的とする。

〔問題点を解決するための手段〕

上記目的達成のため、本発明にかかる電子楽器において
は、複数のキーを右り゛る。鍵盤と、楽音信号発生用の
基本波形に関１−る波形データを記憶した波形メｔりと
、ｉｆで操作されたキーの音高に対応する周期で繰返し
変化する波形メモリ読出し用のアドレス信号を発生する
アドレス信号発生手段と、ＩＰ？ｌｉ’！で操作された
キーのタッチを検出してタッチ情報を出力するタッチ検
出手段と、タッチ情報に基づきアドレス信号の波形形状
を変更するための変更情報をアドレス信号発生手段に出
力するアドレス信号波形変更情報発生手段とを具え、波
形メｔりから読み出された波形データに基づき楽音信シ
）を発生するようにしている。

また本発明にかかる電子楽器においては、発生すべき楽
音信ｉ）の音高を指定する音高指定手段と、楽ｎ信号発
生用の基本波形に関する波形データを記憶した波形メモ
リと、音高指定手段で指定された音高に対応づる周期で
繰返し変化する波形メモリ読出し用のアト１ノス信号を
発生するアドレス信号発生手段と、音高指定手段で指定
された音高又は該畠Ｃ４の音域に対比してアドレス信号
５の波形形状を変更Ｊ゛るための変更情報をアドレス信
号発生手段に出力するアドレス信号波形変更情報発生手
段とを具え、波形メモリから読み出された波形データに
基づき楽音信号を発生するようにしている。

〔発明の作用〕

以上のような構成を採用したことにより、キータッチま
たはキーの音高に対応して波形メモリを読み出すための
アドレス信号の波形形状を変更させることができ、この
ようなアドレス信号の変化に応じて楽音の毒色を変化さ
せることが可能となる。

〔実施例〕

以下図面を参照しながら、この発明を８８鍵の手鍵盤を
有する電子楽器に適用した場合の実施例について詳述す
る。

まず、この実施例の電子楽器は、特開昭５０−１２６４
０６号（特随ＩＩＩ　４９−４１６０２号）の公開公報
に記載開示されているような周波数変調方式に従って楽
音信号を波形するようにしている。

この周波数変調方式による楽音信号の形成は、基本的に
は、 ｅ＝△ｓｉｎ　　（ｃｃ＋ｃｔ＋Ｉ（ｔ）ｓｉｎωｃｔ
）　　　・−・・・（１）の式を演Ｑすることにより行
なうものであるが、この実施例では、さらに自然楽器音
により近似した歯品質の楽音を発生Ｊるために、上記（
１）式の楽盲信号形成演ｐを複数系列で行ない、各系列
の楽音信号を加算合成するようにしている。すなわｔつ
、この実施例の電子楽器は、上記（１）式をさらに発展
させて次の（２）式に基づいてｎ＝１からｎ＝ｓまでの
複数系列の楽音１信号形成演算を実行することにより、
楽＆を発生するものである。

Ｃ−Σ　　　Ｋｎ−Ｔｎａ（ｔ）　　　−Ａｎ（ｔ）　
　　・ｓｉｎ（Ｂｎ・ωｔ＋■ｎ１（ｔ）　　・ｒｎ（
ｔ）ｓｉｎ（Ｄｎ　・ωｔ）　）　　　・−−−−・（
２）ここぐ、Ｋｎ（Ｋ１〜Ｋｓ）は各系列の総合音量定
数で、これにより全系列の混合比率が決まり、これを選
定変更すれば楽音仝休としてのＮ量、音色を変更できる
。Ｔ　ｎ　ａ　（ｔ）　　（’Ｔ　、（ａ（ｔ）　〜Ｔ
　５ａ（ｔ）は押鍵操作の仕方によって音量を制御する
ための音色選択用変数で、押鍵の際の押下げ速度情報に
重みづけをするためのイニシフシル定数βｉと、押鍵の
際の押上げ圧力情報に重みづけをするｌこめのアフタ定
数βａとに基づいて決められる。

Ａｎ（ｔ）　（Ａ１（ｔ）　〜Δ、（１）〕は撮輻幅ベ
ルないしエンベロープを付与するための変数で、第１２
図に示すような振幅波形ＥＮＶを）りるにつぎ、アタッ
ク波形部［Ｎ　Ｖ　’ｔのアタ゛ッグ速度を決めるため
に選択されるアタック速度定数ＡＲＡ１〜Ａ’ＲＡｊと
、第１ディケイ波形部ＥＮＶ２のディゲイ速度を決める
ために選択される第１７″イクイ速度定数１ＤＲＡ１〜
Ｉ　Ｄ−ＲＡｓど、第２ディケイ波形部ＥＮ■３の・デ
ィケイ速度を決めるために選択される第２デイケイ速度
定数２ＤＲＡ１〜２［）ＲＡ、ど、第１デイケイ波形部
ＥＮＶ、、から第２ディケイ波形部ＥＮＶ３へ移る際の
レベルＩＤＬを決めるため選択されるディケイ遷移レベ
ル定＠　Ｉ　Ｄ　Ｌ　Ａ、〜１ＤＬＡ、と、第２ディケ
イ波形部ＥＮｖ３の途中の時点ｔ２４で離鍵したとき減
゛哀波形部ＥＮＶ４を形成させる場合にその減衰速度を
決める！こめに選択される減衰速度定数ＤＲＡ、〜ＤＲ
，８とに基づいて決められる。

かかる内容をもつ（２）式の変数１（ｎ・Ｔ　ｎ　ａ　
（ｔ）　　−Ａ　ｎ　（ｔ）は（１）式の振幅定数Ａに
相当する。

また、Ｂｎ（８１〜Ｂ、）は楽音周波数すなわち音高を
決めるために選択される音高定数で、基１１１ｊの角周
波数０）に対する各系列の楽音信号の周波数の変更量を
表わす。

かかる内容をｂつ（２）式の変数３ｎ・ωは（１）の搬
送波角速度ωＣに相当する。

さらに、Ｔｎｉ（１）（Ｔ１．（ｔ）　〜Ｔ５．（ｔ）
　）は押鍵操作の仕方によって音色を制御するための音
色選択用変数で、押鍵の際の押下げ速度情報に重みづり
を１−るためのイニシアル定数αｉと、押鍵の際の押下
げ圧力情報に重みづけをするためのアフタ定数αａとに
基づいて決められる。

１ｎ（１）（１１ｍ〜Ｉ、（ｔ））は音色の時間的変化
を決めるための音色変数で、楽音、の出始めの音色を設
定りるために選択される初期音色定数’１１〜１［Ｓと
、音色の時間的変化についてその変化速度を決める／ｊ
めに選択される８色変化定数ＤＲ１１〜ＤＰＩ、と、そ
の音色変化の終了レベルを意味する音色変化停止レベル
Ｂ　Ｌ　、を決める！こめに選択れる音色変化停止レベ
ル定数Ｓ　Ｌ　、１〜Ｓ　Ｌ　、、とに基づいて決めら
れる。

かかる内容をもつ（２〉式の変数−ｒ　ｎ　ｉ　（ｔ）
　　・Ｉｎ（ｔ）は（１）式の変調度１（ｔｌに相当り
−る。

Ｄｎ（Ｄ１〜Ｄ、）は変調周波数を決めるために選択さ
れる部分音定数で、これを変更することにより楽音信号
に含まれる部分？］１成分（調和成分、非調和成分でな
る）の構成が変化する。

かかる内容をもつ（２）式の変ｙｉｌｔ）ｎ・ωは（１
）式の周波数変調角達磨ωｍに相当する。

ところで（２）式は一般式として表現されているが、以
下に）ホベる実施例は、Ｓ＝２とした場合、すなわち、 ｃ＝Ｋ　　　　−Ｔ　　　　（ｔ）　　　・　Ａ　　　
　（ｔ）　　　−５ｉｎ　　　（Ｂ　　１−ω　ｔ　　
ト　Ｔ　　１１（ｊ）　　　＊　　ｌ　　１　（ｔ）　
　　・　Ｓｉｎ　　Ｄ　　１　−ω目−Ｉ　Ｋ　−Ｔ２
ａ（ｔ）　・Ａ２　（ｔ）　・ｓｉｎ〔Ｂ　・ωｔ　４
−、１−２Ｈ（ｔ）　　・１２ｍ　　・ｓｉｎ（〕２・
ωｔＪ　　　　　　　　　・・・・・・（３）の式に基
づき、２系列分の楽音信号を得、これらの楽音信号を混
合することにより楽音を発生させるＪ、うにしたしので
ある。

この発明の一実施例に係る電子楽器は第１図に・承り−
ように次の要素を含んで構成されている。

１は鍵盤情報発生部で、ｉ！盤に関連して操作された１
−に関りる鍵情報として、押鍵されたキ一番号を内容と
するキー情報ＩＦＫと、押鍵操作の強弱、速度を内容と
するタッチ情報ＥＦＴとを送出する。

５Δ及び５Ｂは第１及び第２系列パラメータ発生回路で
、演奏１石によって操作される音色選択スイッチ６の出
力に対応して楽音信号波形に関するパラメータ出力ＰＡ
Ｉ及びＰＡ２を送出する。しかるにこの発生回路５Ａ及
び５Ｂで発生されるパラメータ情報は上述の鍵盤情報発
生部１のタッチ情報ＩＦＴ以外の８色に関りる情報を送
出りるものとする。

７Ａ及び７Ｂは第１及び第２系列楽昌信号形成部で、鍵
盤情報発生部１からのキー情報ＩＦＫ、タッチ情報ＩＦ
Ｔを受番ノるど共に、パラメータ発生回路５Ａ及び５Ｂ
からのパラメータ情報ＰＡ１及びＰＡ２を受け、これら
の情報に基づいて（３）式の第１項の式及び第２１０の
式でれぞれ表わされる２系列の楽音信号ｅ　及びｅ２を
それぞれ発生する。

８は楽音発生部で、スピーカ、増幅器などのサウンドシ
ステムでなり、第１及び第２系列楽呂信号形成部７Ａ及
び７Ｂの出力ｅ１及びｅ２を合成して（３）式で表わさ
れる楽音信号ｅに相当する楽音をスピーカから発生りる
。

しかるにこのような構成によって楽＆発生部８から発生
される楽音は、鍵盤情報発生部１から送出されるキー情
報［ＦＫに応じたＦ　Ｂをもち、かつ音色選択スイッチ
６によって選択された音色をｂち、しかし鍵盤情報発生
部１から送出されるタップ−情報＋　ＦＴに応じたタッ
チコント０−ルないしアフターコントロールを受けたも
のとなるが、その楽と１波形は周波数変調信号の式を基
礎とした（３）式に基づいて形成される。

−・方この）！／ｉ　６は、ダンパペダル９によって発
生されるダンパペダル信号ＰＯが楽音信号形成部７Ａ及
び７Ｂに制御１１５号として与えられることにより制御
される。

この実施例の場合、第１図の各構成要素は以下に）ホへ
る詳細構成をもつ。

〔１〕　鍵盤情報発生部 １１１情報発生部１は第２図に示すように、鍵盤の各キ
ーに対応してその操作状態を検出するキー操作検出回路
１１と、その出力を受けて押圧操作された４−一番号を
判別して対応する２進化コ一ド信号でなるキーコード信
号ＫＯを送出するキーコーダ１２ど、このキーコーダ１
２の出力信号を任ｆ、Ｆ、　ｌｈの発音ヂＶンネルのい
ずれかに対して割当て処理することによりキー情報ＩＦ
Ｋを送出するチャンネルプロ上ツリ１３と、このブレン
ネルブ「１セツサ１３の出力に基づいて押鍵操作速度を
判別してこれを２進化コ一ド信号でなるイニシアルタッ
チデータＩＴＤとして送出するイニシアルタッチコント
ロール回路１４と、キー操作検出回路１１の出力に基づ
いて押鍵強さを判別してこれを２進化］−ド信号でなる
アフタタッチデータＡＴＤとして送出゛するアフタタッ
チ」ントロール回路１５とを有する。

（１−１＞キー操作検出回路 キー操作検出回路１１は、鍵′！ｆＡ（この実施例の場
合８８鍵）の各キーに対してそれぞれ設けられた例えば
機械的接点構成の２個のキースイッチに１及びに２でな
るキースイッチ群１１Ａと、各キーに対してそれぞれ設
りられた例えば１．１−電索子構成の押下圧力検出素子
ＤＴでなる圧力検出素子群１１Ｂとを具える。キースイ
ッチに１及びに２は例えば第３図Ａ、Ｂに示１１ように
キー１１Ｇの後端部１１Ｄに対向して並設され、キー１
１Ｇが押下げられたとき後端部１１０に設けられた係合
子１１Ｆが可動接点１１Ｆ及び１１Ｈに係合することに
より両スイッチに１及びに２を閉じるようになされてい
る。ここで各スイッチに１及びに２の可動接点１１Ｆ及
び１１Ｈが係合子１１Ｅに接触する面には第３図Ｃに示
すようにそれぞれ長さの異なる段部ＩＩＩ及び１１Ｊが
付され、従って１−１１Ｃがｌ１ｉｆｒされたとき係合
子１１Ｅの上方への動きに応じて先ず第１の、キースイ
ッチに１が長い段部１１１に係合して接点を閉じ、その
後第２のキースイッチに２が知い段部１１Ｊに係合して
接点を閉じるようになされている。

＝ｉｒ　−４’　−１１Ｃの操作端部１１にの下側位置
には押下圧力検出素子ＤＴが設けられ、キー１１Ｇの押
下動作の際、第２のキースイッチに２が閉じた後に、検
出素子ＤＴに該端部１１にの下面が圧接することにより
その押下圧力に応じた検出出力ｄｔを発生するようにな
されている。

かくしてキー操作検出回路１１に得られた第１及び第２
の１−−スイッチに１及びに２の接点出力に、に２．操
作された−１一番号と操作速痘とを含む８８対のキー探
信検出出力としてキーコーダ１２に送出され、また押下
圧力検出系子Ｄ　Ｔの検出出力ｄｔは押下圧力を含む８
８個のキー操作検出出力として７フタタツチコントロ一
ル回路１５へ送出される。

なＪ３第３図Δ、ＢにおいＣ１１１［−は十限ス１−ツ
バ用フェルト、１ｉＭは圧ツノ検出素子ＤＴの受は台、
１１Ｎは案内子、１１Ｐは支点具、１１Ｑは重りである
。

（１−２）キーコーダ キーコーダ１２はキースイッチ回路と、ブロック検出回
路及びその一時記憶回路と、ノート検出回路と、ステッ
プコントロール回路とを有する。

ブロック検出回路は、Ｒ盤（この実施例の場合１段８８
キーでなる）のキーを例えば１オクターブを１単位のブ
ロックとして区分し、操作されたキーが属するブロック
を検出記憶するど共に（Ｐ！７数のキーが同時操作され
たときは複数のブロックに自ることもあり得る）、この
記憶したブロックを表わり”ブロック番号を３ビツトの
２進コ一ド信号とし−（一時記憶回路に記憶させる。ま
たブロック検出回路はブロックの記憶状態を鍵盤の操作
されているキースイッチを通じてノート検出回路へ送る
。これら各部はステップコントロール回路により制御さ
れる。

（１−３）チｌｚンネルプロセッサ ヂレンネルプロセッサ１３は同時に発音すべき各音のデ
ータを第１〜第１６チヤンネルに割当て記憶し、これら
の記憶データをマスタクロックφ１．φ２に同期して順
次送出するものである。

口こで記憶チｐンネル数くこの実施例の場合１６個）は
同時最大発音数と一致した値に決められ、全ヂャンネル
のうら記憶データがないチャンネル（以後空ヂ１戸ンネ
ルという）がある場合にこの空チＶンネルにキーコーダ
１２がらの新しいキーコードデータを読み込みセットす
る。かくして記憶された−４−−　Ｔ］−ドデータは鍵
盤の対応するキーが押鍵されている限りリセットされず
、また離鍵された後もその昌についてディケイが必要な
場合はディケイ部分の振幅が所定蛸にならない限りリヒ
ットされない。

チャンネルプロセッリ１３の４ニー］−ドデータの記憶
は、第１〜第１６ブレンネルのデータをマスタクロック
φ１．φ２によって直列に繰返し循環させることにより
ダイナミックに行なう。かくしてダイナミックに循環す
る第１〜第１６チｔ？ンネルのデータは循環ループの１
点において監視され、１６個のチＶンネルの１巡ごとに
順次各チャンネルのデータが読出される。従って各チャ
ンネルの内容はマスタクロックφ１．φ２の１６周１１
１１分の長さの周期で読出しチェックされることになる
。

チャンネルプロセッリ１３は、キーコーダ１２から到来
する７ビツトのキーコード信号Ｋｃ、キーオフ検出タイ
ミング仏５９　Ｘおよび第２キースイツチ動作信号ＫＡ
２を取込み一時記憶するサンプルホールド回路と、取込
んだキーコード信号ＫＧを１６個のチレンネルのいずれ
かに割当て記憶するキーコード記憶回路と、ザンブルホ
ールド回路に一時記憶されたキーコード信号ＫＣとキー
コード２憶回路の各チャンネルの記憶内容とを比較して
その比較結果に基づいて制御条件信号を送出するキーコ
ード比較＠御回路と、キー操作のタッチに関するデータ
を冑るためのキー操作判別回路と、これらの要素により
データの取込み、記憶、比較などを実行Ｊるタイミング
を指令制御するタイミングコントロール回路と、１６個
のチャンネルデータの・１べてに空チ１！ンネルがない
ときに新しいキーコードが到来した場合に古いキーコー
ドデータを新しいキー」−ドデタとを入れ替えるための
トランケート回路とを具える。

以上のようにして、チャンネルプロセッサ１３はキーコ
ーダ１２から順次送られて来る複数のキーコードデータ
を、同時発音の必要に応じて第１〜第１６ヂＶンネルの
いずれかに割当て記憶すると共に、各チャンネルの内容
（すなわち同時発音すべき複数の音のキーコード）を時
分割方式で多重化された情報信号として出力端子ＷＮＩ
〜ＷＢ３から出力する。

ここでこの出力情報信号の内容は第２図に示りように、
キーコードに関するキー情報ＩＦＫである。その第１情
報ＫＣで、キーコード記憶回路の記憶回路本体から得ら
れるノー１−」−ドＮ　Ｏ１−Ｅ及びブロックコードＯ
ＣＴでなる。また第２情報はキースイッチ動作情報で、
キーコード記憶回路の出力オアグー１〜から１ｑられる
第１−（−スインｆＫ１についてのキーＡ″、／検出信
号ＴＫ１と、第２キースイッチキーオン記憶回路から１
！−１られる第２キースイツチに２についてのキーオン
検出信号ＴＫ２とでなる。第３情報はキーＡ）の状態を
表わすキーオフ情報で、キーオフ記憶回路から冑られる
キーオフ検出信号ＴＤＯぐなる。

これらのキー情報は第１図に示す如く、第１及び第２系
列パラメータ発生回路５Ａ及び５Ｂにパラメータ発生信
号としで送出されると共に、キーの押鍵操作に関する情
報、いわゆるタップ−情報ＩＦＴを形成させるために、
イニシアルコントロール回路１４及びアフタタッチコン
トロール回路１５に与えられる（第２図）。

（１−４）イニシアルコントロール回路イニシアルコン
トロール回路１４は押鍵操作の際に降下しつつある押し
下げ速度を判定して、冒頭で述べた（２）式における振
幅に関Ｊる変数■ｍ　ｉ　（ｔ）及びＴｎ　ａ　（ｔ）
のｉ、ＩＪ御定数を発生させるための条件信号を発生す
る目的で設置プられ、副時論理回路１４Ａと、変換回路
１４Ｂとを有する（第２図）。

副時論理回路１４Ａは第１が押鍵操作されたとき第１キ
ースイツチに１がオシしてから第２キースイツチＫ　２
１ｆｅオンするまでの間の時間を、チャンネルプロセッ
サ１３に記憶されている同時発生音ごとのチャンネルに
対応させて計時し記憶するもので、第４図に示すように
、刻時用クロック発振器３１１ど、加０器３１２と、動
作時間演粋記憶回路３１３とを具える。

動作時間演剪記憶回路３１３は１６ステージのシフトレ
ジスタを６列分具えた６ビツト１６ステージのシフトレ
ジスタ構成を有し、マス、タフロックφ１．φ２によっ
て全ビットのシフトレジスタが一斉にシフト動作りるよ
うになされている。ここでシフトレジスタのステージ数
を１６スｉ−ジとしたのは前述のチャンネルプロセッサ
１３の第１〜第１６チＶンネルに対応して決められ、か
くしてチャンネルプロセッサ１３が第１〜第１６チＶン
ネルのキー情報１ｒＫを送出するごとにこれと同期して
対応するチャンネルのキーに関りる押鍵速度を演算記憶
できるようになされている。

すなわち動作時間演粋記憶回路３１３の入力側には６ビ
ツトの加算器３１２が設けられ、その各ビットの出力が
入力アンドブート３１４をそれぞれ通じて記憶回路３１
３の各ピットレジスタに与えられる。加篩器３１２は半
加篩器を各ピッ１への加算要素として具え、副時間用ク
ロック発振器３１１から与えられる「１」加算人力ＩＡ
Ｄと、記憶回路３１３の第１６ステージの出力とを加い
して記憶回路３１３の第１ステージに読込ませるように
なされている。

しかるに「１」加算人力１ＡＤの通路には入力アンドゲ
ート３１５が設けられ、その開閉動作を演算開始用アン
ド回路３１６の出力によって制御する。すなわちアンド
回路３１６はチャンネルプロセッサ１３から時分割多ル
信号の形式で到来する第１〜第１６チセンネルについて
の第１キースイツヂキーオン検出信号ＴＫ１を第１の条
件信号として受け、ま／ｊ第２の条件信号として同様の
第２Ｖ−スイッチキーオン検出信号ＴＫ２をインバータ
３３１７を介して受ける。従って演算開始用アンド回路
３１６は各ヂレンネルの情報ごとに、第１のキースイッ
チに１がオン動作してキーオン検出信＋＞　Ｔ　Ｋ　１
が「１」となった時（この時第２の４−−スイッチに２
は未だオン動作していないのでキーオン検出信号ＴＫ２
はｒＯＪである）、論理「１」の出力を開制御信号とし
てアンドゲート３１５に与え、その後筒２のキースイッ
チに２がオン動作してキーオン検出信号ＴＫ２が「１」
となった時までの間アンドゲート３１５を開制御する。

従って測時用りロック発撮器３１１の「１」加算信号Ｉ
ＡＤが加算器３１２に与えられる。

一方このとき加算器３１２及びＩＴ！ｌＪ作時間演算記
憶回路３１３間に設けられてアンドグー１〜３１４には
キーオン検出信号Ｔ　Ｋ　１が開制御信号として与えら
れ、従って加算器３１２は第１さ第１６チヤンネルのキ
ー情報がヂレンネルブロヒッサ１３から転送されて来る
ごどにこれと同期して記憶回路３１・３の記憶内容に「
１」を加ｎして再度記憶回路３１３に記憶さＵる動作を
繰返り。この結末記憶回路３１３には第１キースイツチ
に１がオン動作してから第２キースイツチに２がオン動
作するまでの時間が、記憶回路３１３における第１〜第
１６チヤンネルの循環動作り“イクルの回数として演算
記憶されることになる。

その演綽結果（キーオンＴＫ２が到来したときの結果が
副時結果となる）は記憶回路３１３の各ビットレジスタ
の第１６ステージ目から２進化コ一ド信号ＩＮＤとして
出力端子Ｕ１〜Ｕ３゛２に進出される。

ところで、第２キースイツヂに２がオン動作をすれば、
１−オン検出信号ＴＫ２が「０」から「′１」に変わる
ことによりアンドゲート３１６が閉じ、従って「１」加
算信号１ＡＤは加算器３１２に与えられなくなる。そこ
で加算器３１２は記憶回路３１３からの到来データに何
の加算をせずにそのまま出力端に送出し、かくして記憶
回路３１３のデータは加算器３１２を介し、さらにアン
トゲ−１−３１４を介してダイナミックに記憶され、こ
の記憶データが出力端Ｕ１〜Ｕ３２に引続き送出される
ことになる。

かがる動作はその後ａ＋＋ｔａ操作がされて順次キーオ
ン検出信号ＴＫ２．ＴＫ１が「１」からｒＯＪへ復帰す
るまで続き、信号ＴＫＩがｒＯＪになっＩ〔ときゲート
３１４が閉じることにより記憶回路３１３のすべてのビ
ットの記憶がｒＯＪとなり、従って出力端（〕１〜１Ｊ
３２の出力がｒＯＪとなることにより終ることになる。

なおこの実施例の場合記憶回路３１３の出力がプント回
路３１８に与えられ、かくして記憶回路３１３のリベて
のビットの内容が「１」となったときｒＯＪ出力を得、
これをアントゲ−１−３１６に■信号として与えるよう
になされ、かくして記憶回路３１３が、副時可能な範囲
を越え石ゆっくりとキー操作がされ／Ｃ場合、最大測部
出力となったとき以後これを保持せしめるようになされ
ている。

かくして動作時間演ｑ記憶回路３１３から送出された副
時出力はコード変換回路（ＲＯＭ＞１４Ｂに与えられ、
これに、より後段で処理し易いコード信号に翻訳してイ
ニシアルタッチデータＩＴ１〕として送出される。

（１−５）アフタタッヂコント・ロール回路アフタタッ
ヂ］ン１−ロール回路１５は押鍵操作の際に押下げ強さ
を判定して、胃頭に述べた（２）式おける振幅に関する
変数Ｔ　ｎ　ｉｏ）及びＴ　ｎ　ａ　（ｔ）の制御定数
を発生させるだめの条件信号を発生する目的で、；２　
Ｇ−Ｊられ、マルチプレクサ１５Ａと、その出力を受け
るＡ／Ｄ変換器１５Ｂとでなる（第２図）。

マルチプレクサ１５Ａは第５図に示すように、デーｌン
ネルプロセッサ１３のキーコードＫＣ（ノートコードＮ
　ＯＴ　Ｅ及びブロックコードＯＣＴでなる）を受け、
これをすべてのキーに対応して設けられた８８本の出力
線のうち対応するものへの線出力ｇ１〜９８８（その出
力線の論理レベルが「１」に変化することを内容とする
）に変換するデコーダ３２１を有し、その線出力９１〜
０８８をキー操作検出回路１１において各キーに対応し
てそれぞれ設けられた押下圧力検出器ＤＴＩ〜ＤＴ８８
　（第５図）の出力ｄｔｌ〜ｄ　ｔ８８を受けるグー１
〜Ｇ１へ・Ｇａ４にＩＲＩ制御信号として与えるように
なされている。

しかるにキーコードＫＯは前述のように１５チャンネル
分のデータ時分割多重化した内容をもつので、デコーダ
３２１はキーコードＫＣの各チャンネルデータが到来す
るごとに、ゲートＧ１〜０８８のうら対応するキーのゲ
ートを順次切換えながら開制御し、かくして各チャンネ
ルの到来ごとに対応する。１−の押下圧力検出出力ｄｔ
１〜ｄｔ８８が順次サンプリングされて出力端子ＶＤＴ
に送出されることになる。

この出力信号はｊ）フ１］グｌｌＩ′ｉであるが、これ
が次段のＡ／Ｄ変換器１５　Ｂ　Ｃデジタル信号に変換
された後、アフタタップ−ｆ−夕へ−「Ｄとして送出さ
れる。

このようにしてアフタタップコントロール回路１５にて
形成された７ノタタツｆ　−＋シトロール１′−タΔＴ
Ｄは、上述のイニシ１ルコントロール回路１４にて形成
されたイニシＩＩル」シト１］−ルデータＩＴＤと共に
ｍ種情報発生部１のタッチ情報出力ＩＦＴとして送出さ
れる。

〔２〕　第１及び第２系列パラメータ発生回路第１及び
第２系列パラメータ発生回路５Ａ及び５Ｂは、（３）式
の演筒をする際に必要とされる定数信号を、鍵盤情報発
生部１において時分割多重方式で発生される第１・−第
１６ブ１１ンネルのキーコードＫＣが到来するごとに順
次発生するしので、第６図に示すように、キーコードＫ
Ｃ及び音色選択スイッチ６の＆色選択信号ＶＳＳの双ノ
）により制御されるＲＯＭ構成の第１の定数発生回路３
２５及び３２６と、８色選択スイッチ６の音色選択信号
ｖＳＳのみにより制御されるＲＯＭ＃４ｒｉｔの第２の
定数発生回路３２７及び３２８とでなる。第１の定数発
生回路３２５．３２６には、音色選択スイッチ回路６に
より選択される各基本的音色にそれぞれ対応し、かつ鍵
の各音＾または鍵の各名城にそれぞれ対応して各パラメ
ータＫ　　、ＩＬｌ、ＤＲｌｌ、ＳＬｌ、、ＡＲＡｌ。

１旧（Ａ１．２ＤＲＡ１．　ＤＲ，１，ＩＤＬ　　　Ｋ
　　。

ＩＬ　　、ＤＲ、ＳＬ　　　ＡＲ、ＩＤＲＡ２゜２　　
　１２　　　１２’　　　＾２ ２Ｉ）ＲＡ２．ＤＲＡ２．１ＤＬＡ２（定数データ）を
予め記憶しておく。そして、第１の定数発生回路３２５
．３２６には第６図に示すように音色選択スイッチ回路
６からのａ色選択信号■ＳＳ及びキーコードＫＧがアド
レス信号として入力されていて、このアドレス信号とし
ての音色選択信号■ＳＳ及びキーコードＫＣによって第
１の定数発生回路３２５．３２６のＲＯＭの読み出しが
行なわれる。

すなわＩ５第１系列〈又は第２系列）パラメータ発生回
路５Ａ（又は５Ｂ）の第１定数発／［回路３２５（又は
３２６）は先ず第１系列（又は第２系列）の総合音量を
決める総Ｎ、　ｉｆ）定数に１　（又はに２）を発生す
る。

第二に（３）式の８色の時間的変化を決める音色変数１
（ｔ）（又（よｌ２（ｔ））を算出するために必要な定
数、すなわら音の出始めの音色を決める初期音色定数ｒ
Ｌ１　（又は１１〜２）と、音色の時間的変化を決める
８色変化定数ＤＲ１１（又はＤ　Ｒ１２）と、ディケイ
の終了レベルを決めるへ色変化停止しベル定ａｓＬＨ（
又は５ｌ−１２）とを発生する。

第三に（３）式のエンベロープを決めるための振幅レベ
ルないしエンベロープ変数Δ１ｍ（又はＡ２（ｔ））を
算出する！こめに必要な定数、ｒｙ　／ｚわちアタック
速度を決めるアタック速度定数△ＲＡ１（又はＡＲＡ２
）と、第１デイケイ速麿を決める第１デイケイ速度定数
１ＤＲＡ１（又はＩＤＲ，，２）と、第２デイケイ速度
を決める第２アイクイ速磨定数２ＯＲ（又は２ＤＲＡ２
）と、ｌ１１１鍵後の減衰速度＾１ を決める減衰速度定数ＤＲＡ１（又はＤＲＡ２）と、第
１デイケイ速度から第２デイケイ速度へ移るレベルを決
めるディケイ遷移レベル定数１ＤＬＡ１（又は１０１Ａ
２）とを発生する。

したがって、この第１の定数発生回路３２５゜３２６か
ら発生される各パラメータに、１１゜ＤＲ，１，ＳＬ、
　１．ＡＲ，、、ＩＤＲ２ＤＲＡ１゜Ａ１・ １）Ｒ、ＩＤＬ　　　　、　　Ｋ　　　、　　　ＩＬ　
　　　、　　ＤＲ１２゜八１　　　　　　　　八１　　
　２　　　　　　２Ｓｌ−、ＡＲ、ＩＤＲＡ２．２ＤＲ
Ａ２．ＤＲＡ２゜１２　　　　　Ａ２ １ＤＬＡ２は音色選択信号■ＳＳの（すなわち基本的音
色）およびキーコードＫＣのｌＩ（すなわち鍵位置（鍵
の音＾）又は鍵域（鍵の割り当てられた音域）に応じて
変化する。

また第１系列（又は第２系列）パラメータ発生回路５Ａ
（又は５Ｂ）の第２定数発生回路３２７（又は３２８）
は先ず発生音の周波数を決める音高定ｔ！１Ｆ３１　（
又はＢ２）を発生し、第二の部分音（Ｗ和音及び非調和
音を含む）成分の構成を決める部分音定数Ｄ　（又はＢ
２）を発生する。

第三に、キータッチ操作に応じてｒｒ４ｔｉ！を決める
音量選択用定数’、（ａ（１）（又はＴ２．（ｔ）　’
）を弾出するために必要な定数、ｉＪなわらイニシアル
タッチに応動するイニシアル定数βｉ（又はδｉ）と、
アフタタップ−に応動するアフタ定数βａ（又はδａ）
とを発生する。

第四に、キータッチ操作に応じて音色を決める音色選択
用定数−「　・（１）（又はＩ２１（１））を９出する
ために必要な定数、ｇなわらイニシアルタッチに応動す
るイニシ７１ル定数αｉ（又はγ１）と、アフタタッチ
に応動するアフタ定数αａ（又はγａ）とを発生ずる。

〔３〕　音色選択スイッチ回路 音色選択スイッチ回路６Ｉよ発生楽音に付与すべき音色
についての８色選択信号■ＳＳを発生し、これを第１及
び第２系列パラメータ発生回路５Ａ及び５Ｂを与えるべ
く、第７図に示す構成のものを適用し得る。

寸なわら、選択し得るｎ色すなわらピアノ、ハーブシ］
−ド、ビブラフォン・・・・・・シロホンに対応して、
常閉接点す及び常閉接点ａとこれに対する可動接点Ｃと
でなる音色選択スイッチＣＨＩ。

ＣＩ２．Ｃｌ−１３・・・・・・ＣＨｎが設けられてい
る。しかるにこれらのスイッチＣＨ１，ＣＨ２，ＣＨ３
・・・・・・ＣＨｎの可動接点Ｃ及び常閉接点すが直列
に接続され、そのスイッチＣＨｎ側端が論理「１」レベ
ルの電源に接続され、各スイッチの常閉接点ａから各音
色の選択出力ＶＳＳ１．ＶＳＳ２゜ＶＳＳ３・・・・・
・ＶＳＳｎを送出するようになされている。

かくしてスイッチＣＨ１，ＣＨ２，ＣＨ３・・・・・・
ＣＣｌ−１ｒｌ）択出力ＶＳＳＩ、ＶＳＳ２．ＶＳＳ３
・・・・・・ＶＳＳｎはその逆の順序の優先順位を有し
、同時に複数のスイッチの選択操作がされたときにも、
最も優先順位の高い１つの音色選択出力のみを送出する
ようになされている。

（４）　第１及び第２系列楽音信号形成部第１及び第２
系列楽音信号形成部７Ａ及び７Ｂはそれぞれ（３）式の
第１項及び第２項の式の演算を鍵盤情報発生ｔｇ５１の
キー情報ｆＦＫ及びタッチ情報ＬＦＴと、第１及び第２
系列パラメータ発生回路５Ａ及び５Ｂの定数出力と、ダ
ンパペダル９の出力とに基づいて実行する（第１図）。

第１及び第２系列楽音信号形成部７Ａ及び７Ｂは全く同
じ構成を有する。従って、この明細占では第１系列楽音
信号形成部７Ａについてその詳細構成を述べる。

第１系列楽音信号形成部７Δは第８図Ａ及びＢに示すよ
うに、（３）式の振幅１口部分の演Ｗを実行する振幅項
部等回路３３１と、（３）式の搬送波頂部分の演算を実
行り′る搬送波頂演算回路３３２と、（３）式の変調波
頂部分の演ｑを実行する変調波項部算回路３３３とを有
する。

（４−１）搬送波項演Ｑ回路 搬送波項部篩回路３３２は、ブｔ・ンネルプロセッサ１
３のキーコード記憶回路１３Ｇから到来するキーコード
ＫＧのうちノートコードＮ０ＴＥをＲＯＭ構成の周波数
変換器３３４にて受ＧＪてこれを基準音各音（基準オク
ターブの８各音）の周波数に相当りる２進数に変換する
。この変換出力は加算器３３５を通じてシック３３６に
与えられる。

このシック３３６は変換器３３４から到来した基ｔ９−
音名音に相当りる偵を、キーコードＫＣに含まれるブロ
ワ゛り］−ドＯＣＴに割当てられたオクターブ番号に相
当する吊だけ上方又は下方にシフトざＶ、かくして出力
端に押鍵操作されたキーの音＾周波数に比例した２進数
値でなる周波数出力「Ｓを送出りる。

一方加ｒｉ器３３５には、ブロックコードＯＣＴを受け
る調律曲線模擬用定数発生回路３３７の出力が与えられ
る。この定数発生回路３３７は同じ一盲各音であっても
高いオクターブのものは低いオクターブのものより少し
高い周波数に調律する必要性があるところからこれを満
足させるために設りられ、到来したブロックコードＯＣ
Ｔに割当てられたオクターブ番号に相当する調律用出力
を２進数値どして送出し、これを加算器３３５において
変換器３３４の周波数出力と加算す、ることにより、調
律の効果を得る。

シフタ３３６の出力はアキュムレータ３３８に与えられ
る。このアキ１ムレータ３３８はジーツタ３３６の出力
をマスタクロックφ　、φ２が与えられるごとに繰返し
加算し、加算内容にオーバーフローが生じたとき出力パ
ルスを送出するようになされている。しかるにシック３
３６の出力は上述のように、操作されたキーの音高周波
数に比例した大きさであるから、アキュムレータ３３８
の加算内容の上昇率は音高周波数が高いほど大きくなり
、結局アキュムレータ３３８の出立端に音８周′波数に
比例した周波数の出力ωｔが送出されることになる。

かくしてアキュムレータ３３８にて送出される周波数出
力ωｔは乗算回路３３９（第８図Ｂ）に与えられ、ここ
で第１系列パラメータ発生回路５Ａの第２定数発生回路
３２７から到来する音１介、定数８１と乗算され、この
乗算回路３３９の出力Ｂ１・ωｔが（３）式の搬送波頂
部分の演算出力として送出される。

このようにしてこの演算出力Ｂ１・ωｔは押鍵操作され
たキーの音高周波数をもつことになる。

（４−２）変調波頂演算回路 変調波項部粋回路３３３は（３）式、の変調波頂を得へ
＜　ＲＯＭ構成の３　ｉ　ｎｌｌ１数発生回路３４１を
有し、上述の搬送波頂演算回路３３２の周波数出力ωｔ
を乗算回路３４２において第１系列パラメータ発生回路
５Ａの第２定数発生回路３２７から到来する部分音定数
Ｄ１と乗算して３ｉｎ関数発生回路３４１に入力し、か
くして出力端に変調波周波数０１・ωｔを有する正弦波
出力５ｉｎＤ　１・ωｔを送出し、この正弦、波出力５
ｉｎＤ　１・ωｔを東線回路３４３゛に与えて定数Ｔ　
　、（ｔ）・１１（ｔ）との乗算結果Ｔ　　−（ｔ）　
　・Ｉ　１（ｔ）　　・ｓ＋ｎＤ　１　・ωｔを変調波
頂演算回路３３３の演算出力として送出する。

ここで、乗算回路３４３に入力される定数Ｆ　１．（ｔ
）　　・Ｉ、（ｔ）、は第９図に示すように音色関数発
生回路３４４の出力に基づいて形成される。

音色関数発生回路３４４は基本的な音色の時間変化を決
める音色波形を発生させるもので、この実施例の場合は
第１０図に示すように基本音色波形の出力を発生する。

すなわち、波形出力ＶＷは第２キースイツチ動作検出信
号ＴＫ２の到来時（時点ｔ１１）に最大値ＭＡＸとなり
、その後直線的に又は曲線的に（例えば指数関数的に）
降下し、レベルＳＬ１になったとき以後その値を保つよ
うになされている。これに加えて波形出力ＶＷは降下部
分Ｗ１１の途中の時点ｔ１２で離鍵されたときは以後そ
の時の値を保つようになされる。なおかかる波形出力Ｖ
Ｗにおいて降下期間をＭｌｌとし、一定期間をＭ１２と
する。

かかる波形は第９図の構成によって形成される。

すなわち音色関数発生回路３４４は直線降下波形を形成
するための直線演１１ｒ！！ｌ路３４５と、曲線降下波
形を形成するための曲線演算回路３４６とを有し、直線
演算回路３４５は減募動作を基本動作とし、曲線演算回
路３４６は加算動作を基本動作としている。

直線演算回路３４．５はチャンネルプロセッサ１３から
到来するキーコードＫＣの１６個のチャンネルに対応し
て１６ステージのシフトレジスタを６ビツト分並列に設
けてなる記憶回路３４７を有し、この６個のシフトレジ
スタの各ステージをマスタクロックφ　、φ２によって
読込み、読出し動作させることにより、キーコードＫＣ
の第１〜第１６チヤンネルのシフト動作に同期して記憶
回路３４７の内容をシフトさせ、第１６ステージ目の出
力゛を出力端子Ｙ１〜Ｙ３２に音色基準信号ｖＯＣとし
て送出する。

しかるに記憶回路３４７にはその全てのビットに対して
入力オアゲート３４８が設けられ、これを通じて論理「
１」のセット信号Ｘｘを全てのビットに与えることによ
り、記憶回路３４７の第１ステージ目に存在するチャン
ネルに全てのビットに「１」のデータを読込ませる。こ
の全ビットにｒｌＪ信号を記憶したチャンネルが第１６
ステージから読出されたとき、これが第１０図の時点ｔ
１１における音色基準信号■ＯＣの最大ＩＭＡＸとして
端子Ｙ１゛〜Ｙ３２に送出される。

セット信号Ｘ×はセット信号形成回路３４９において、
チャンネルプロセッサ１３から到来する第２キースイツ
チキーオン検出信号ＴＫ２に基づいて形成される。すな
わち検出信＠ｒ’に２が２人力アンド何路３５０に一方
の条件信号として与えられると共に、後述する減算信号
制御回路３５１の減算信号Ｍ　１　／Ｍ　２がインバー
タ３５２を介して他方の条件信号として与えられる。こ
こで減算信号Ｍ　１　／Ｍ　２は後述のように、波形出
力ＶＷが降下区間Ｍ１１°（第１０図）にあるとき論理
「１」となるのに対してそれ以外の期間Ｍ１２（すなわ
ち波形出力ＶＷが一定の区間）にある・とき論理「０」
となる。そこで第２キー、スイッチキーオン検出信号Ｔ
Ｋ２が到来する以前において減算信号Ｍ　１　／Ｍ　２
はｒＯＪであるのでアンド回路３５０に検出信号ＴＫ２
が「１」となったチャンネルが到来すれば。アンド回路
３５０の出力が「１」となり、これがセット信号ＸＸ、
ＹＹとして送出される。

従って上述のように記憶回路３４７のすべてのビットに
対して「１」信号がセットされるが、かくして一度アン
ド回路３５０から「１」出力が送出されると後述のよう
に減募信号Ｍ１／Ｍ２が「１」となることによりアンド
回路３５０から「１」出力を送出し得なくなる。

記憶回路３４７の入力側には６段の全加算器構成の加算
回路３５３が設けられ、加算回路３５３の各段の第１の
加算入力として記憶回路３４７の各ビット出力が与えら
れると共に、加算回路３５３の各段の第２の加算入力と
して制御された周期の「１」入力ＡＤＤ１がアンドゲー
ト３４から全段−斉に与えられ、かくして加算回路３５
３において記憶回路３４７の各チャンネルの内容から（
ｌｆｌｒ　Ｉ　Ｊを減算する。この減算出力はオアゲー
ト３４８を介して記憶回路３４７の第１ステージ目に読
込まれる。

ここで、アンドゲート３５−４から与えられる「１」入
力ＡＤＤ１の立上り幅は、記憶回路３４７のシフトに用
いられているマスタクロックφ１．φ２の１６周期の長
さに予め選定されており、従って第１〜第１６チヤンネ
ルのどのチャンネルが加算回路３５３に読出されても限
らず一様に減算動作ができるようになされている。

このようにして記憶回路３４７の演粋内容は、その第１
６ステージ目から読出されるごとにアンドゲート３５４
から「１」入力ＡＤＤ１が到来していることを条件とし
てｆｌ−Ｊだけ、減算され１、逆に到来していなければ
何ら減算されずにそのまま記憶回路３４７に読込まれる
。従って記憶回路３４７の内容の減算速度は、アンドゲ
ート３５４から与えられる「１」入力ＡＤＤ１の到来の
頻度、換言すればその周期によって決まることになる。

アンドゲート３５４の出力は矩形波発振器３５５におい
て発生され、その繰返し周期がプログラマブルデバイダ
３５６において変更−制御された後、アンドゲート３５
４を通じて送出される。

しかるにプログラマブルデバイダ３５６には第１系列パ
ラメータ発生回路・５Ａの第１定数発生回路３２５にお
いて発生された音色変化定数ＤＲ１１が与えられ、その
値に相当する大きさに発振器３５５の出力の周期を変更
する。しかるにこの音色変化定数ｏｒ＜１１は音色選択
スイッチ６によって選択された音色に応じて選定される
のであるから、結局直線演算回路３４５の減算速度、従
って基準音色波形ＶＷの降下傾斜が選択された音色に応
じて決まることになる。

一方アンドゲート３５４にはその開制御信号として減算
信号制御回路３５１の出力Ｍ　１　／Ｍ　２が与えられ
る。この減算信号側＠回路３５１は上述の記憶回路３４
７に用いたと同様の１６ステージのシフトレジスタ３５
８を有し、上述のセット信号形成回路３４９から入力オ
アゲート３５９を通じ−Ｃ論理「１」の減算チャンネル
指定用のセット信号ＹＹが到来したときこれを、現に第
１ステージ目に存在するチャンネルに記憶させる。しか
るにこの「１」信号を記憶しているチャンネルが第１６
ステージ目に来たときこれを減算指令信号Ｍ　１　／Ｍ
　２としてアンドゲート３５４に与え、従ってデバイダ
３５６の出力が発生している時間（マスタクロックの１
６周期分の期間）、のうち当該「１」信号がレジスタ３
５８から読出されたチャンネルの区間（マスタクロック
１周期分の区間）の間だけアンドゲート３５４を開き、
このとき記憶回路３４７の第１６ステージ目に読出され
ているチャンネルの内容から「１」を減算さμるように
はされている。

減算信号制御回路３５１のシフトレジスタ３５８の「１
」信号の記憶は帰還用アンドゲート３６０を通じ、さら
にＡアゲート３５９を通じて循環される。従ってこの一
巡動作ごとに減算指令信号Ｍ　１　／Ｍ　２が発生され
、当該「１」信号を記憶゛していたチャンネルのデータ
の減算動作が繰返され、これにより直線演算回路３４５
の出力端に当該チャンネル（すなわち押鍵操作されてい
るキーの音が割当てられたチャンネル）から直線的に降
下する波形出力ｖＯＣを得ることができる。

減算信号制御回路３５１の「１」信号の記憶のクリアは
帰還用アンドゲート３６０を閉じることにより行なわれ
、次の２つの場合がある。

その第１は音色基準波形ＶＷ（第１０図）において下降
波形部Ｗ１１が予定のレベルＳＬＩにまで下降した場合
で、そのため直線演算回路３４５の出力が比較回路３６
１に一方の比較人力Ｂとして与えられる。これに対して
比較回路３６１には他方の比較入力Ａとして第１系列パ
ラメータ発生回路５Ａの第１定数発生回路３２５からの
音色変化停止レベル定数５Ｌ１１が与えられ、Ａ＞８の
条件を満足したとき（換言すれば下降波形部Ｗ１１が選
択された音色で決まるレベル５Ｌ１１より低くなったと
き）クリア信号ＴＤＦを送出する。このクリア信号ＴＤ
Ｆは減算信号制御回路３６１の入力オアゲート３６２を
介し、さらにインバータ３６３を介してアンドゲート３
６０にｍ制御信号として与えられ、かくして現にレジス
タ３５８の第１ステージ目に存在するチャンネルの内容
を「０」にクリアする。

そこで以後当該チャンネルに関して減算信号Ｍｌ／Ｍ２
が送出されなくなり、依って「１」減算入力用アンドゲ
ート３５４が閉じることにより記憶回路３４７の内容に
ついての減算動作がされなくｄす、結局直線演算回路３
４５の端子Ｙ１〜Ｙ３２の出力は一定値を維持すること
になる（第１０図の一定波形部Ｗ１２に相当する）。

また第２のクリアの場合は、音色基準波形ＶＷ（第１０
図）において下降波形部Ｗ１１の途中の時点ｔ１□で離
鍵操作がされた場合で、チャンネルプロセッサ１３のキ
ーオフ記憶回路２９３から読出されたキーオフ検出信号
ＴＤＯがアンドゲート３６４を介し、さらにオアゲート
３６２及びインバータ３６３を介してアンドゲート３６
０に閉制御信号として与えられ、かくして現にレジスタ
３５８の第１ステージ目に存在するチャンネルの内容を
「０」にクリアする。

そこでこの場合も上述の場合と同様にして直線演算回路
３４５の端子Ｙ１〜Ｙ３２の出力は一定値を維持するこ
とになる（第１０図の一定波形部Ｗ１３に相当する）。

しかるにキーオフ検出信号１［〕Ｏの通路に介挿された
アンドゲート３６４にはその閉制御信号として、ダンパ
ペダル９から到来するダンパベダル信号ＰＯ（操作時論
理「０」となる）がインバータ３６５を介して与えられ
、かくしてキーオフ検出信号−「ＤＯの到来時にダンパ
ペダル９が踏まれた場合に上述のように減算信号制御回
路３５１の当該チャンネルの記憶のクリア動作を直ちに
行ない、従って直線演算回路３４５は直ちに減算動作を
中止し、出力波形ＶＷの一定波形部Ｗ１３（第１０図）
を形成することになる。

なおかかるダンパペダル９による効果はこのペダル９へ
の踏込みが中止されればその時点から中止されるから、
結局直線演算回路３４５の出力波形ＶＷはダンパペダル
９を離した時点から波形部Ｗ１□へ下降して行くことに
なる。

−力曲線演算回路３４６は、上述のようにして直線演算
回路３４５にて形成される第１０図のように基本音色波
形ＶＷに基づいて楽音を発生させた場合に圃きづらさを
感じさせる点を改善するために設けられている。

すなわち直線演算回路３４５のみによって基本音色波形
ＶＷを形成する場合は、第１０図の波形をみて明らかな
ように直線的下降部Ｗ１１に続いて一定波形部Ｗ１２又
はＷ１３が発生することになり、その変遷は必ず急変を
伴う一定の角度をもって行なわれ、この急変部が聞きづ
らさの一因となっている。そこでこれを例えば指数関数
的変化に近い変化をするように修正すれば聞きづらさを
軽減できる。

かかる目的を達成サベくこの実施例の曲線演算回路３４
６は、直線演算回路３４５の記−憶回路３４７において
ビット数を３ビツトにしたことを除いて同様の構成をも
つ記憶回路３６７と、直線演算回路３４５の加算回路３
５３において段数を３段にし、かつ最＾位のビットから
キャリイを送出するようにしたことを除いて同様の構成
をもつ加算回路３６８とを具える。

しかるに記憶回路３６７の第１６ステージ目の各ビット
出力は加算回路３６８の対応する段についてそれぞれ設
けられた入力アンドゲート３６９から到来する「１」加
算人力ＡＤＤ１と加算され、　　□その加算結果が記憶
回路３６７の第１ステージ目に直接帰還される。

加算回路３６８の第１〜第３段に対する入力アンドゲー
ト３６９は、直線演算回路３４５の記憶回路３４７から
得られる出力のうち、上位３ビツト出力すなわち第４〜
第６ビツト出力をインバータ３７０を介して閉制御信号
として受ける。

従って直線演算回路３４５の記憶回路３４７の内容が、
セット信号ｘｘ輪よってすべてのビットに「１」信号が
記憶された状態から「１」ずっ減算されて行く過程にお
いて、下から第４ビツト目の内容が「１ｏ」になったと
き（このビットの内容は８回の減痒動作が行なわれるご
とに交互に「１」又は「０」となる）、加算回路３６８
の第１ビツトに対して「１」加算人力ＡＤＤ１を与え、
か（して記憶回路３６７の内容をｒｏｏｌＪずっ加算し
て行く。

また記憶回路３４７の第５ビツト目の内容が「０」にな
ったとき（このビットの内容は１６回の減葬動作が行な
われるごとに交互に「１」又は「０」となる）、加算回
路３６８の第２ビツトに対して「１」加算入力を与え、
かくして記憶回路３６７の内容をｒｏｌｏＪずつ加算し
て行く。

さらに記憶回路３４７の第６ビツト目の内容が「０」に
なったときくこのビットの内容は３２回の減算動作が行
なわれごとに交互に「１」又は「０」となる）、加算ｎ
路３６８の第３ビツトに「１」加算人力を与え、かくし
て記憶−路３６７の内容をｒｌｏｏＪずつ加算して行く
。

かかる加算動作の結果加算回路３６８の第３ビツトにキ
ャリイが生じたとき、これが直線演算回路３４５にその
「１」加算人力ＡＤＤ２として与えられる。

なおアンドゲート３６９を介して与えられる「１］加算
入力としては直線演算回路３４５に対してアンドゲート
３５４を介して与えられる論理「１」入力が用いられる
。

上述の曲線演算回路３４６は直線演算回路３４５と関連
して次のように動作する。

直線演算回路３４５の記憶回路３４７が「１１１１１１
１１Ｊにセットされた後ｒｌｌｌｏｏｏＪになるまでの
８回の減算動作の問は、記憶回路３４７の出力の第６〜
第４ビツトの内容は「１１１」であるから直線演算回路
３４５は本来の直線的な減算動作を実行する。

この第８回目の減算動作をした後筒１６回目の減算動作
をするま、での間は記憶回路３４７の出力の第６〜第４
ビツトはｒｌｌｏＪとなるから、曲線演９回路３４６の
加算回路３６８は記憶回路３６７の内容にｒｏｏｌＪ　
　（１０進数で「１」）ずつ加算して行きこの加舜結果
の上昇速度に応じた周期でキャリイＡＤ、Ｄ２を出力す
る。しかるにこのキャリイＡＤＤ２の出力のタイミング
は直線演算回路３４５の加算回路３．５３が「１」の減
算動作をするタイミングと一致しているから、加算回路
３５３はこの減算入力と、曲線演算回路３４６の加算回
路３６８からのキヤ、リイＡＤＤ２（すなわち加算入力
）とを同時に受けることになる。従ってキＶリイＡＤＤ
、、が送出されるごとに直線演算回路３４５は減算動作
をしないことになる。

この第１６回目の減算動作をした後掲２４回目の動作を
するまでの間は記憶回路３４７の出力の第６〜第４ビツ
トはＩ’１０１Ｊとなるから、曲線演算回路３４６の加
算回路３６８は記憶回路３６７の内容にｒｏｌｏＪ　　
（１０進数で「２」）ずつ加算して行きこの加算結果の
−Ｆ昇速度に応じた周期で主１１リイＡＤＤ２を出力す
る。づなわら、上述の第８回目〜第１６回目の場合の２
倍の速度でキャリイＡＤＤ２を送出】ることになる。従
って直線演算回路３４５はこの頻度で減算動作を間引く
ことになり、この分直線演粋回路３４５の出力■ＯＣの
下降速度は低下する。

以下同様にして、直線演算回路３４５の記憶回路３４７
の出力の第６〜第４ビツトがｒｌｏＯＪ、ｒｏｌｌＪ・
丁・となるに従って曲線演算回路３４６の加算回路３６
８への加篩値はｒｏｌｌＪ、ｒｌｏｏＪ・・・・・・（
１０進数で「３」、「４」・・・・・・）というように
大きくなって行き、従ってキャリイＡＤＤ２の出力頻度
も２倍、２　倍・・・・・・というように指数関数的に
大きくなって行く。これに応じて直線演算回路３４５の
減算動作に対する間引き頻度も指数関数的に大きくなり
、従って記憶回路３４７の減筒速度、換言すれば出力波
形ＶＷの下降速度が指数関数的に低下することになる。

このように曲線演算回路３４６を設けたことにより基準
音色信号ｖＯＣの下降波形部ＶＷが一定波形部Ｗ１□又
はＷ１３に遷移する際の急変部に円みをつけることがで
き、依って聞きづらさを軽減できる。

このようにして音色関数発生回路３４４の直線演算回路
３４５にて形成された基準音色信号■ＯＣは乗算回路３
７１（第８図Ｂ）に与えられ、第１系列パラメータ発生
回路５Ａの第１定数発生回路３２５から到来する定数Ｉ
Ｌ１と乗算され、（３）式の変数１１（ｔ）の出力を得
る。この変数出力１１（１）は次に乗算回路３７２にて
変数出力”ｌｌ（１）と乗算され、（３）式の変革７１
．（ｔ）　　・１１（ｔ）を得る。　　　　　　。

ここで変数出力Ｔ、、、（ｔ）は、ｉｖ１情報情報部生
部１ニシアルコントロール回路１４及びアフタタッチコ
ントロール回路１５から到来するイニシアルタッチ信号
■丁り及びアフタタッチ信号ＡＴＤに基づいて形成され
、る。すなわちイニシアルタッチ信号ＩＴＤが乗算回路
３７３（第８図へ）に４おいて第１系列パラメータ発生
回路５Ａから到来するイニシアル定数αｉと乗算される
と共に、アフタタッチ信号ＡＴＤが乗算回路３７４にお
いて第１系列パラメータ発生回路５Ａか、ら到来するア
フタ定数αａと乗算され、これらの乗専結果が加算器３
７５におい加算されて変数Ｔ１１（１）として上述の乗
算回路３７２に与えられる。

この場合、イニシアル定数αｉおよびアフタ定数αａは
音色選択、スイッチ回路６において選択指定さ艷た音色
に対応した伯をもつので（定数発生回路３２７のＲＯＭ
（７）統−出しが音色選択信号■ＳＳにより行なわれる
ため）、イニシアルタッチ信。

号ＩＴＤおよびアフタタッチ信号ＡＴＤはそれぞれ乗算
回路３７３．３７４において選択指定された音色に対応
して重みづけさ、れることになる。これにより、イ云シ
アルタッチ信号ｌ“丁りおよびアフタタッチ信号ＡＴＤ
は選択指定された音色に適した信号に変換されて、楽音
信号の制御に用いられる。

このようにして得られた変数Ｔ１．（ｔ）はアフタタッ
チ信号ＡＴＤが演奏者の押鍵中にキーに対して与える押
し付は強さの変化に応じて変化することにより、時間的
変数となるものである。

乗Ｑ回路３７２の出力■　、（１）・１１１ｔ）は乗１
目 算回路３４３においてｓｉｎ閏数発数発生回路３４１力
５ｉｎＤ　１・ωｔと乗算され、その乗算結果が（３）
式の変調波頂Ｔ　４ｔ）　・Ｌｌ　（ｔ）　　・ｓｉｎ
Ｄｌ・ωｔを表わす変調波項部韓回路３３３の出力とし
て送出される。

（４−３）ｉ幅項演算回路 振幅項１Ｓｉｉ粋回路３３１は（３）式の振幅項に１・
Ｔ　　（ｔ）　　・Ａ、（ｔ）を得るために設けられ、
第ａ １１図に示すように音量関数発生回路３８１を有する。

この音量関数発生回路３８１は発生音の音量ないしエン
ベロープを含めて基本的な振幅の時間変化を決める第１
２図に示り゛ようなエンベロープ波形ＥＮＶをもつ出力
ΔＯＣを発生させる。すなわちエンベロープ波形出力Ｅ
ＮＶは通常キーの押鍵操作によって第２キースイツチに
２が閉じたときチャンネ“ルプロセッサ１３から第２ギ
ースイツチオン検出信号ＴＫ２が到来した時点ｔ２１か
ら所定の急傾斜で最低値ＭＩＮから最大値ＭＡＸまで立
上るアタック波形部ＥＮＶ１と、□この波形部ＥＮＶ１
に続いて比較的急傾斜で下降する第１ディケイ波形部Ｅ
ＮＶ２と、この波形部ＥＮｖ２に続いて比較的緩傾斜を
もって最小レベルＭＩＮまで下降する第２ディケイ波形
部ＥＮＶ３とでなる。

しかるに第２ディケイ波形部ＥＮｖ３の途中でダンパペ
ダル９が操作された場合には、その操作時点ｔ２４から
急傾斜をもって最小レベルＭＩＮに下降するダンプ傾斜
部ＥＮＶ４が形成される。

音量関数発生回路３８１は第１２図に示すエンベロープ
波形出力ＡＯＣを得べぐ次の構成をもつ。

すなわち、第９図について上述した音色関数発生回路３
４４の直線演算回路３４５、曲線演算回路３４６、プロ
グラマブルデバイダ３５６、比較回路３６１とほぼ同様
の直線演算回路３８２、曲線演算回路３８３、プログラ
マブルデバイダ３８４、比較回路３８５を具え、直線演
算回路３８２における減惇動作の周期を発振器３８６の
出力を受けるプログラマブルデバイダ３８４の出力パル
スの周期を変更することにより変更し、かくして立下り
下降波形部を作るという基本構成をもつ点において、上
述の音色関数発生回路３４４と同様である。

しかるにデバイダ３８４の出力パルスＡＤＤ３の周期は
、各波形部ＥＮｖ１〜ＥＮ■４に対応して傾斜変更制御
回路３８７において発生されるゲート信号Ｍ１〜Ｍ４に
よって、第１系列パラメータ発生回路５Ａから到来する
定数信号をデバイダ３８４に対する周期設定信号として
与えるこにより設定される。

先ずアタック波形部ＥＮ■１を発生させるため、第１の
ゲート信号Ｍ１によって開制御されるゲートＧＴ１を通
じて第１系列パラメータ発生回路５Ａから到来するアタ
ック速度定数ＡＲＡ１をデバイダ３８４の出力パルスＡ
ＤＤ３の周期を定数入ＲＡ１に相当する大きさに制御し
、かくして直線演算回路３８２の加篩動作頻度、換言す
ればその出力波形ＥＮＶの１昇傾斜を選択された音色の
種類（例えばピアノ、ハープシコード等）に応じて設定
する。

また第１ディケイ波形部ＥＮＶ２を発生さゼるため、第
２のゲート信号Ｍ２によって開制御されるゲートＧＴ２
を通じて第１系列パラメータ発生回路５Ａから到来する
第１デイケイ速度定数１ＤＲＡ１をデバイダ３８４に与
え、かくして上述と同様にして出力波形ＥＮＶの第１デ
ィケイ波形部ＥＮＶ２の下降傾斜を選択された音色の種
類に応じて設定する。

さらに同様にして第２ディケイ波形部ＥＮｖ３を発生さ
せるため、第２デイケイ速度定数２ＤＲＡ１を第３のゲ
ート信号Ｍ３によって開制御されるゲートＧＴ３を通じ
てデバイダ３８４に与え、か（して選択された音色に応
じて第２デイケイ波形部ＥＮＶ３の傾斜を第１ディケイ
波形部ＥＮＶ２の傾斜より大きな値に設定する。

これに対してダンプ波形部ＥＮ■４を発生する場合は、
第４のゲート信号Ｍ４によってゲートＧＴ４を開き、こ
れを通じて減衰速度定数ＤＲＡ１をデバイダ３８４に与
え、第２ディケイ波形部ＥＮｖ３よりさらに大きな傾斜
をもっダンプ波形部ＥＮＶ４を設定する。

ゲートＧＴＩ〜ＧＴ４に対するゲート信号Ｍ１〜Ｍ４は
、傾斜変更ｔｌ制御回路３８７から、第２キースイツチ
キーオン検出信号ＴＫ２の到来後順次発生される。

傾斜変更制御回路３８７は、１６ステージのシフトレジ
スタを３ビット分備える記憶回路３８８と、記憶回路３
８８の出力に「１」を加算して記憶回路３８８に再記憶
せる加算回路３８９とを有する。記憶回路３８８は上述
の直線演算回路３８２の記憶回路３９０及び曲線演算回
路３８３の記憶回路３９３と同様に、マスタクロックφ
１゜φ２によってシフト動作することに、より第１〜第
１６チヤンネルごとの進歩データをダイナミックに記憶
する。

かくして記憶回路３８８の出力ＫＴとして３ピツトの２
進信号が送出されこれがデコーダ３９６によって４本の
線出力Ｍｌ−Ｍ４に変換される。

ただし、記憶回路３８８の出力ＫＴがｒｏｏＯＪのとき
デコーダ３９６はゲート信号Ｍ１を送出し、同様にｒｏ
ｏｌＪのときゲート信号Ｍ２を送出し、ｒｏｌｏＪのと
きゲート信＠Ｍ３を送出し、ｒｏｌｌＪのときゲート信
号Ｍ４を送出し、かくして傾斜変更制御回路３８７は記
憶回路３８８の内容がｒｏｏｏＪの状態から「１」ずつ
加算されてｒｏｌｌＪになるに従ってゲート信号Ｍ１〜
Ｍ４をその順序で順次送出する。

しかるに加算回路３８９と記憶回路３８８との間には第
２キースイツチオン検出信号ＴＫ２を開ｌｌ１ｍ信号と
するアンドゲート３９７が設けられ、これにより検出信
号ＴＫ２が「０」のときそのチャンネルの記憶回路３８
８の記憶内容を全ビット「０」とし、検出信号ＴＫ２が
「１」となったとき記憶回路３８８の記憶内容に対する
加算回路３８９の加算動作をｒｏｏＯＪの状態から開始
させるようになされている。

しかるにデコーダ３９６のゲート信号Ｍ１の出力通路に
第２キースイツチオン検出信号ＴＫ２を開制御信号とす
るアンドゲート３９８が設けられ、これにより検出信号
ＴＫ２が到来したとき先ずゲート信号Ｍ１を送出するゆ このゲート信号Ｍ１はゲートＧＴ１に与えられ、従って
デバイダ３８４はＡＲＡｌに相当する周期の「１」信号
ＡＤＤ３をアンドゲート３９９を介して送出する。ここ
でアンドゲート３９９は、直線演算回路３８２の記憶回
路３９０の出力端に設けられた最小値検出用アンド回路
４００からの禁止信号２ＤＦ’　をインバータ４０１を
介して受ける。

しかるにアンド回路４００にはその第１の条件信号とし
て記憶回路３９０の出力のすべてのビット出力を受ける
ノア回路４０２の出力が与えられると共に、第２の条件
信号として第３、第４ゲート信号Ｍ３．Ｍ４を受けるオ
ア回路４０３の出力が与えられる。従ってアンドゲート
４００は記憶回路３９０に記憶がない場合に、ゲート信
号Ｍ３又はＭ４が発生しているときくすなわち第２ディ
ケイ波形部ＥＮｖ３又はダンプ波形部ＥＮＶ４を発生し
ているとき）動作する。そこでアンドゲート３９９はゲ
ート信号Ｍ１の発生時には禁止されないので、アンドゲ
ート３９９を通過したデバイダ３８４の出力ＡＤＤ３が
加算回路３９１の最下位ビットに入力される。

一方加篩回路３９１の最下位ビット以外のビットの入力
端に対してアンドゲート４０４が設けられ、これがゲー
ト信号Ｍ１によってインバータ４０５を介して禁止制御
される。従ってゲート信号Ｍ１の発生時において加算回
路３９１はその最下位ビットへ到来する「１」信号を加
算して行くことになり、依って記憶回路３９０の出力Ａ
ＯＣの波形ＥＮＶは定数ＡＲＡ１に相当する傾斜をもっ
て立上り、かくしてアタック波形部ＥＮＶ１が形成され
る。

この状態は記憶回路３９０の内容がそのすべてのビット
について論理「１」となるまで維持される。しかるにす
べてのビットが論理「１」となるとこれを最大性検出用
アンド回路４０６にて検出し、その論理ｒｌＪ出力を傾
斜変更制御回路３８７の進歩回路４０７に進歩入力信号
ＡＦとしＣ与えられる。

進歩回路４０７は入力信号ＡＦを加算回路３８９にその
人力オアゲート４０８を介して受けて記憶回路３８８の
記憶内容にｒｏｏｌＪを加算し、かくしてデコーダ３９
６から第２のゲート信号Ｍ２を発生させる。

この第２のゲート信号Ｍ２はゲートＧＴ２に与えられ、
従ってデバイダ３８４は定数１ＤＲＡ１に相当する周期
の「１」信号ＡＤＤ３をゲート３９９を介して送出りる
。しかるにこのとき直線演算回路３８２の加算回路３９
１への入力ゲート４０４に対づる禁止動作は解除されて
いる。従って加鈴回路３９１の１べてのビットに「１」
信号ＡＤＤ３が与えられることにより加算回路３９１は
記憶回路３９０の内容を「１」ずつ減算して行くことに
なり、依って記憶回路３９０の出力波形ＥＮＶは定数１
ＤＲＡ１に相当する傾斜をもって下降し、かくして第１
ディケイ波形部ＥＮＶ２が形成される。

このとき記憶回路３９０の出力ＡＯＣは比較回路３５に
おいて第１系列パラメータ発生回路５△から到来するデ
ィケイ遷移レベル定ｖｉＩＤｌ−Ａ１と比較され、出力
ＡＯＣがこの定数１０ＬＡ１より低下したとき検出出力
１ＤＦをアンドゲート４０９（ゲート信号Ｍ２によって
開制御される）を介して送出する。この検出出力ＩＤＦ
は進歩回路４０７の入力ゲート４０８を介して加算回路
３８９に進歩信号として入力される。そこで進歩回路３
８９は記憶回路３８８の記憶内容にｒｏｏｌＪを加算し
、かくしてデコーダ３９６から第３のゲート信号Ｍ３を
発生させる。

この第３のゲート信号Ｍ３はゲートＧＴ３に与えられ、
従ってデバイダ３８４は定数２ＤＲＡ１に相当りる周期
の「１」信ｇＡＤＤ３をゲート３９９を介して送出する
。このとき直線演算回路３８２の加Ω３９１のすべての
ビットに対してｒ　Ｉ　Ｊ　１．Ｈｒ３が与えられ、従
って加算回路３９１は記憶回路３９０の内容を「１」ず
つ減算して行くことになり、依って記憶回路３９０の出
力波形ＥＮＶＩよ定数２ＤＲＡ１に相当する傾斜（通常
定数１１）ＲＡｌに相当する傾斜より小さい）をもって
下降し、かくして第２ディケイ波形部ＥＮ■３が形成さ
れる。

このようにｉｉ′ｊ線＠０回路３８２の出力波形］二Ｎ
Ｖは、（の値がディケイ遷移レベル定数１Ｄ１−Ａ１を
境にして傾斜を緩めることになる。

この状態は、原則として（ダンパペダル９が操作されな
い場合）直線演算回路３８２の内容が「０」どなること
により出力波形ＥＮＶの値が最小１＋ＱＭ　Ｉ　Ｎ　（
第１２図）になるまで維持される。

しかるに１．Ｉ２憶回路３９０の内容が「０」になると
、最小値検出用アンド回路４００に論理「１」の検出出
力２ＤＦ’が発生され、これがディケイ終了信号発生用
アンド回路４１０（第８図Ｂ）に与えられる。

この状態において、離鍵されれば第２キースイツチオン
検出信号ＴＫ２が論理「０」となり、従って傾斜変更制
御回路３８７の加算回路３８９及び記憶回路３８８問に
配設されたアンドゲート３９７が閉じることにより、記
憶回路３８８の内容がクリアされる。またゲー１へ信号
Ｍ１の出力ゲート３９８が閉じられ、かくして制御回路
３°８７が待期状態にもどる。

以上の動作はダンパペダル９が操作されない場合の動作
であるが、第２ディケイ波形部ＥＮＶ３の途中でダンパ
ペダル９が操作される（第１２図の時点ｔ２４において
）と、次のようにしＣダンプ波形部ＥＮＶ４が形成され
る。

すなわち、加算回路３８９０入力側の進歩回路４０７に
ダンプ波形部形成用のアンド回路４１１が設けられ、そ
の第１の条ｆｌ信号として第３のゲート信ｑＭ３が与え
られ、第２の条件信号とじてダンパペダル信号ＰＯがイ
ンバータ４１２を介して与えられ、第３の条件信号とし
てキーオフ検出Ｉｆ　Ｑ　Ｔ　Ｄ　Ｏが与えられる。か
くして第２ディケイ波形部ＥＮ■３が形成されている期
間において、・離鍵操作がされると共に、ダンパペダル
９が操作されると、アンド回路４１１から論理「１」出
力が送出され、これが入ノ〕オ゛アゲート４０８を介し
て加忰回路３８９に進歩信号として入力される。

このとさ加ｐ回路３８９は記憶回路３８８の内８に「１
」を加１２　Ｌ、かくしてデコーダ３９６から第４のゲ
ート信号Ｍ４を発生させる。

この第４のグー１〜信丹Ｍ４はゲートＧＴ４に与えられ
、従っ−Ｃデバイダ３４は定数ＤＲＡ１に相当する周期
の「１」信号ＡＤＤ３をゲート３９９を介して送出覆る
。このとき直線演算回路３８２のＩＪＩＩ　ｇン回路３
９１のすべてのビットに対して「１」４：、号がりえら
れ、従って加ｑ回路３９１は記憶回路３９０の内容−を
「１」ずつ減樟して行くことになり、依って記憶回路３
９０の出力波形ＥＮＶは定数ＤＲＡ、に相当する傾斜（
通常第２ｆイケイ波形部ＥＮｖ３の（ｌ！ｉ斜より十分
大きい）を乙って急速に最小レベルＭ、ＩＮに降トし、
かくしてクング波形部ＥＮＶ４が形成される。

以上のようにしＣ自ＦＩｌ演Ｑ回路３８２の記１Ｅ回路
３９０にて１７られる波形出ノＪ／＼ｏ　ｃ　ｔＪ出力
喘了Ｚ１〜７３２を介しＣ昌吊関１１発′１回路；）８
１の振幅レベルないし１ンヘＵ−プ・２　ｈ出力Δ１（
し）として送出され、東Ｇ５回路４１５　（第８図［３
）にＪ３いて音闇選択用変数丁１０口）と東ｐされ、ぞ
の乗算結果が次の乗ｎ回路４１ＧにＪ３いＣ第１系列パ
ラメータ発生回路５△からｆｆ１ｌ采づる稔合音引定数
に１と乗口され、かくして（３）式の県幅項に１・Ｔ　
１．（ｔ）　　・Ａ１（ｔ）を得る。

ここで音ｉ２１選択用変数Ｔ、（ａ（ｔ）　＋よ、鍵盤
情報発生部１のイニシノフルウッヂ」ント【」−小回路
１・１及びアフタタッチコン１へ目−小回路１５からｉ
ｉＪ来するイニシアルタッチ信号１ｒＤ及び７フタタツ
チ信＠ＡＴＯに基づいて形成されろく第８図Ａ’）。

Ｊなわらイニシ１ルタッ１信弓ＩＴＤが東節回路４１７
にＪ３いて第１系列パラメータ発生回路５Ａから到来す
るイニシアル定数βｉと乗算されると共に、アフタタッ
チ信号ＡＴＤが乗算回路４１８においＣ第１系列パ、ラ
メータ発生回路５Δから到来するアフタ定数βａと乗痒
され、これらの乗算結宋が加免器４１９において加算さ
れて変数下、、（１）としＣ１述のｉｉ回路４１５に与
えられる。また、イニシアル定数αｉおよびアフタ定数
αａは、定数発生回路３２７のＲＯＭの読出しがと１色
選択１５号■ＳＳにより行なわれるため、音色ｊ式択ス
イッチ回路６において選択指定された音色に対応した値
を持つことになり、イニシアルタッチ信号ＩＴｒ）およ
びアフタタッチ信号ＡＴＤはそれぞれ乗ｒ３回ｆｆ１３
７３．３７４において選択指定δれた音色に対応して東
みづけされることになる。

これにより、イニシアルタッチ信号ＩＴＤおよびアフタ
タッチ信号ＡＴＤは選択指定された音色に適した信号に
変換されて、楽音信号の制御に用いられることとなる。

このようにして青られた変数ｒ、（ａ（＋、）は７−ノ
クタツチ信号ＡＴＤが演奏前の押鍵中に−１−一にλ・
］シて与える押しく＝Ｉ　４ノ強さの変化に応じ−Ｃ変
化、りることにより、時間的変数どなるｂのＣ−ある。

（４−４）出力回路 出力回路４２１（第８図［つ）はト述の変調波［ｒｉ演
算回路３３３の出力Ｔ、、ｍ　　・し、山　・　Ｓｉ口
Ｄ１　・ωｔと、搬送波項部汁回路３３２の出力Ｂ１・
ωｔと、振幅項部悼回路３３１の出力に１　　　゛・Ｔ
１．（ｔ）　　・Ａ１（ｔ）どに基づき、（３）式の第
１項の出力を形成するｂのＯ１先ｆｌｌＱ送波項演Ｑ回
路３３２の出力及び変調波項部Ｑ回路３３３の出力を加
帥器４２２にて加Ｃ”ｌ／ζ１（、ＲＯ〜１構成の５ｉ
ｎｌＪＱ数発生器４２３にＪヌいて出力５ｉｎ（８１・
ωｔ　＋　Ｔ　Ｈ（ｔ）　　・１１（１）・　ｓｉｎ［
）　１　　・ωｌ）を発生させる。

すなわち、ＲＯＭ、、４．２３を読み出Ｊためのｊ７ド
レス信号を形成する加Ω器／Ｉ２２の人力は東ｉ；）　
；：；３４３の出力−ｒ１．ｍ　　・１−１（１）・　
５ｉｎｌ”）、　　・（１）　ｔと乗算？Ｐｉ３３９の
出力Ｂ１　・ω１−の２つであるか、Ｔ、、（ｔ）はキ
ータップ−とキーの合ｉＧｉ　／　Ｎ域に対応して変化
Ｊるため、乗粋器３４３の出力レベル【よ−ｒ　１．（
ｔ）によって変化づる。この結果ＲＯＭ４２３の出力波
形形状はキータッチとキーの音畠ま／、＝　Ｃ，を音域
によって変化させられ、楽音の２１色か変化さけられる
ことになる。

このＳ　ｉ　ｎ関故光牛器４２３の出力は次に乗弊回路
４２／ＩにおいＣ振幅項部Ｑ回路３３１の出力と東りさ
れ、かくして（３）式の第１項を実現する出力Ｋｌ−Ｔ
、８（１）−ＡＩ　（ｔ）　　−５ｉｎ（Ｂｌ　・ωＬ
＋Ｔ　　（ｔ）　・Ｉ　　（ｔ）　−ｓｉｎｇ、　−ｃ
ｃ＋ｔ）を（７る。

とごろてこの第１項出力は、第１系列楽音信号形成部７
△に↑１１来りるキー情報ＩＦＫ及びタッチ情報１１−
１が時分割多重方式のデジタル信号であるのに対応しＣ
１同様に時分割多重方式のデジタル化）Ｊとして処理さ
れた結果得られたもので、かかるデジタル信号はＤ　／
　Ａ変換器４２５によってアドレス信号に変換されて最
終的に時分割多重方式のアナログ信号として楽音発生部
８への第１項の楽音信￥ＪＣ１としで送出される。

第２系列楽音信号形成部７Ｂについても同様に、時分割
多重方式のアノ“Ｌ１グ信弓が楽音発生部８への第２項
の楽音伝号Ｃ２どして送出される。

一方第１系列楽音信号形成部７Δの娠幅項演算回路３３
１においＣ形成された最小値検出出力２ＤＦ’　は、同
様にし−Ｃ第２系列楽音（Ｓ　”；’Ｉ形成部７Ｂの振
幅項部０回路において形成された最小値検出出力２ＯＦ
’　と杖に、ディケイ終了信号発生用アンド回路４１０
に入力条件とじて与えられ、両系列共にエンベロープ波
形出力［ＥＮＶが最小値ＭＥＮになったとさ・アンド回
路４１０からディケイ終了信号２ＤＦを発生１゛る。こ
の信号２ＤＦはチＶンネルブＵセッサ１３のタイミング
コントロール回路に対して、クリア信号発生条件ｆｄ号
として与えられる。

そこでタイミングコントロール回路は４−コード記憶回
路に対してクリア信号Ｒを送出し、これにより記憶回路
本体２３７の第１ステージ目に現に存在づるチＶンネル
の記憶をクリアする。従っ（以ＩＱ当該チャンネルに記
憶されていたキーコートＫＣに対応りる音の発音が停止
され、このチ１？ンニンル（４Ｌ空チｔ・ンネルどなる
。

さらに第１系列楽音信号形成部７Ａの振幅項部ζ下回路
３３１の出力に１・Ｔ　１．＜ｔ）　　・Ａ１（ｔ）は
、第２系グｊ某ｕ　（ｃ４号影形成７Ｂの同様の出力に
２・Ｔ　（［）・Ａ２（ｔ）と共に加算回路４３０にお
いａ で加算され、その加算結果がエンベロープ信号Σ１＜八
゛とじて前述のヂ１シンネルプロセッサ１３の最小１１
１１記憶比較回路２８０に与えられる。

しかるにエンベロープ信号ΣＫＡは、同時発音リベき第
１−・−第１６チレンネルについて現に発生しＣいる楽
＆のエンベロープを表わしており、従って各ヂャンネル
ごとにエンベロープが最小値記憶比較回路２８０に記憶
されている最小値より小さくなったどきこれが最小値記
憶回路２８０に最小１＋＋’＋どして記憶される。、 〔５〕　楽音発生部 楽８発生部８はアンプ、スピーカ等でなるザウンドシス
テムを有し、これにて第１系列及び第２系列楽盲ｆａ号
形・成品７Ａ及び７Ｂからｆｆ１ｌ来する時分割多重ア
ナログ信号Ｃ１及びＣ２に含まれる第１〜第１６チヤン
ネルの楽心１９号を次々と桑名として発生させる（第１
図）。

このように第１〜第１６チヤンネルの楽音は順次マスタ
クロックに同期して発生されるがその周期は短いので実
際上人間の月には全チャンネルの音が同時に発音された
と同様の効果を与えることになる・。

以上のように、本発明によれば基本波形を記憶した波形
メモリを読み出りためのアドレス信号を出力する加］！
３４２’２には４−タップと−１−一の音声／音域に対
応して晩生り−る信号が入力されてい゛るため、アドレ
ス信号がキータッチ等により変調されてその波形形状が
変化し、この結果最終的に読み出される楽音の音色が変
化することになる。

〔効　果〕

このため、本発明によれば波形メｔり８損の増加を１０
　＜ことなく１ト（タップレスポンスａｌｔ　御および
Ｌ−スケーリング制御が可能となる。

４０図面の１Ｆｉｊｌな説明 第１図警よこの発明による電子楽器の一例を示す系統図
、第２図はその鍵盤情報発生部を示す系統図、第３図△
、Ｂ及びＣは第２図のキー操作検出回路を適用しＩ′１
６キースイツヂの！ＦｉＪ１作機溝を示すｉｌＪ面図、
側面図、及び・部拡人斜視図、第４図（よ第２図のイニ
シアルタッチコントロール回路を示す接続図、第５図は
第２図のアフタタッチコントロール回路を示寸接続図、
第６図は第１図のパラメータ発生回路を示すブロック図
、第７図は第１図の音色選択スイッチを示す接続図、第
８図Ａ及びＢは第１図の楽音信号形成部を２枚の図面に
分り−Ｃ示ツ接続図、第９図はその音色関数発生回路を
示１１Ｓ続図、第１０図はその基準音色波形を示１波形
図、第１１図は第８図の音量関数発生回路を承り接続図
、第１２図はその出力波形を示す波形図である。

１・・・鍵盤情報発生部、５Ａ、５Ｂ・・・第１系列、
第２系列パラメータ発生回路、６・・・昌色選択スイッ
ヂ、７△、７Ｂ・・・第］糸夕１１、第２系列楽呂仏Σ
Ｌ形成部、８・・・楽音発生部、９・・・ダンバベグル
、１１・・・キー操作検出回路、１１Δ・・・１−スイ
ツｆ群、１１Ｂ・・・圧力検出；Ｆ＋７−１！￥、１２
・・・１−コーグ、１３・・・チｔ７ンネルプロセツリ
ー、１４・・イーシｉ・ルタッヂ］ン１〜ロール回路、
１４△・・・測ＩＬ’ｉ論理回路、１４Ｂ・・・変１９
！回路、１５・・・１７ノタタツ１」ン１〜「１−ル回
路、１５Ａ・・・ンルアブレンリ、１５（３・・・Ａ／
Ｄ変換器、３３′１・・・振幅項部０回路、３３２・・
・搬送波項部０回路、３３３・・・変調波頂滴り１回路
、３４３・・・乗算器、３４４・・・音色関数発生回路
。

３８１・・・音量関数発生回路、４２２・・・加砕器、
４２３・・・ｓｉｎ関数発生器。

出願人代理人　　佐　　睦　　−雄 四 へ がト

Claims (1)

1. 【特許請求の範囲】 １、（ａ）複数のキーを有する鍵盤と、 （ｂ）楽音信号発生用の基本波形に関する 波形データを記憶した波形メモリと、 （ｃ）前記鍵盤で操作されたキーの音高に 対応する周期で繰返し変化する前記波形メモリ読出し用
   のアドレス信号を発生するアドレス信号発生手段と、 （ｄ）前記鍵盤で操作されたキーのタッチ を検出してタッチ情報を出力するタッチ検出手段と、 （ｃ）前記タッチ情報に基づき前記アドレ ス信号の波形形状を変更するための変更情報を前記アド
   レス信号発生手段に出力するアドレス信号波形変更情報
   発生手段と を具え、 前記波形メモリから読み出された波形データに基づき楽
   音信号を発生するようにした電子楽器。 ２、（ａ）発生すべき楽音信号の音高を指定する音高指
   定手段と、 （ｂ）楽音信号発生用の基本波形に関する 波形データを記憶した波形メモリと、 （ｃ）前記音高指定手段で指定された音高 に対応する周期で繰返し変化する前記波形メモリ読出し
   用のアドレス信号を発生するアドレス信号発生手段と、 （ｄ）前記音高指定手段で指定された音高 又は該音高の音域に対応して前記アドレス信号の波形形
   状を変更するための変更情報を前記アドレス信号発生手
   段に出力するアドレス信号波形変更情報発生手段と を具え、 前記波形メモリから読み出された波形データに基づき楽
   音信号を発生するようにした電子楽器。