JPH042960B2 - - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は電子楽器に関するもので、特に楽音の
音色をキーのタツチや音高又は音域に応じて変化
させることのできる電子楽器に関する。

〔従来の技術〕

電子楽器においては、キーの押下げ速度（イニ
シヤルタツチ）やキー押圧中の圧力（アフタタツ
チ）等のキータツチを検出し、このキータツチに
対応して楽音の音色を制御するタツチレスポンス
制御が行なわれている。

また、発生すべき楽音の音高又は音域に応じて
該楽音の音色を制御するキースケーリング制御が
行なわれている。

このような楽音の音色を制御する回路は、多数
の高周波成分を含む音源信号を入力するフイルタ
（LPFやHPF等）からなり、このフイルタの周波
数特性をキータツチや音高又は音域に応じて変化
させるものである。

〔発明が解決しようとする問題点〕

しかしながら、ここで使用されるフイルタは音
源信号に含まれる高周波成分の一部を除去あるい
は抑制するだけのものであるため、複雑な音色制
御ができない。そこで、キータツチの各状態に対
応してそれぞれ所望の楽音波形を予め記憶した波
形メモリを設け、検出したキータツチに対応して
所望の楽音波形を選択して読み出すようにした電
子楽器が提案されている（例えば特願昭51−
38466号（特開昭52−121313号））。このような電
子楽器では高品質のタツチレスポンス制御が可能
となるが、多数の楽音波形を記憶しなければなら
ないので、波形メモリ容量が大きくなるという問
題がある。

本発明はこような問題を解決しようとするもの
で、複雑な音色制御を波形メモリ容量の増加を招
くことなく達成することを目的とする。

〔問題点を解決するための手段〕

上記目的達成のため、本発明にかかる電子楽器
においては、(a)複数のキーを有する鍵盤と、(b)音
楽信号発生用の基本波形に関する波形データを記
憶した波形メモリと、(c)前記鍵盤で操作されたキ
ーの音高に対応する周期で繰返し変化する前記波
形メモリ読出し用のアドレス信号を発生するアド
レス信号発生手段と、(d)前記鍵盤で操作されたキ
ーのタツチを検出してタツチ情報を出力するタツ
チ検出手段と、(e)発生すべき楽音信号の基本的音
色を指定する音色指定手段と、(f)前記音色指定手
段で指定された基本的音色および前記タツチ情報
に基づき前記アドレス信号の波形形状を変更する
ための変更情報を前記アドレス信号発生手段に出
力するアドレス信号波形変更情報発生手段とを具
え、前記波形メモリから読み出された波形データ
に基づき楽音信号を発生するようにしている。

また、本発明にかかる電子楽器においては、(a)
発生すべき楽音信号の音高を指定する音高指定手
段と、(b)楽音信号発生用の基本波形に関する波形
データを記憶した波形メモリと、(c)前記音高指定
手段で指定された音高に対応する周期で繰返し変
化する前記波形メモリ読出し用のアドレス信号を
発生するアドレス信号発生手段と、(d)発生すべき
楽音信号の基本的音色を指定する音色指定手段
と、(e)前記音色指定手段で指定された基本的音色
および前記音高指定手段で指定された音高又は該
音高の音域に対応して前記アドレス信号の波形形
状を変更するための変更情報を前記アドレス信号
発生手段に出力するアドレス信号波形変更情報発
生手段と を具え、 前記波形メモリから読み出された波形データに
基づき楽音信号発生するようにしている。

〔発明の作用〕

以上のような構成を採用したことにより、キー
タツチまたはキーの音高に対応して波形メモリを
読み出すためのアドレス信号の波形形状を変更さ
せることができ、このようなアドレス信号の変化
に応じて楽音の音色を変化させることが可能とな
る。

〔実施例〕

以下図面を参照しながら、この発明を88鍵の手
鍵盤を有する電子楽器に適用した場合の実施例に
ついて詳述する。

まず、この実施例の電子楽器は、特開昭50−
126406号（特願昭49−41602号）の公開公報に記
載開示されているような周波数変調方式に従つて
楽音信号を波形するようにしている。この周波数
変調方式による楽音信号の形成は、基本的には、 ｅ＝Asin〔ωct＋Ｉ（ｔ）sinωct〕 ……(1) の式を演算することにより行なうものである
が、この実施例では、さらに自然楽器音により近
似した高品質の楽音を発生するために、上記(1)式
の楽音信号形成演算を複数系列で行ない、各系列
の楽音信号を加算合成するようにしている。すな
わち、この実施例の電子楽器は、上記(1)式をさら
に発展させて次の(2)式に基づいてｎ＝１からｎ＝
ｓまでの複数系列の楽音信号形成演算を実行する
ことにより、楽音を発生するものである。

ｅ＝_S 〓ⁿ⁼¹ Kn・Tna（ｔ）・An（ｔ）・sin〔Bn・ωt ＋Tni（ｔ）・In（ｔ） sin（Dn・ωt）〕 ……(2) ここで、Kn（K₁〜Ks）は各系列の総合音量定
数で、これにより全系列の混合比率が決まり、こ
れを選定変更すれば楽音全体としての音量、音色
を変更できる。Tna（ｔ）〔T_1a（ｔ）〜T_sa（ｔ）
は押鍵操作の仕方によつて音量を制御するための
音量選択用変数で、押鍵の際の押下げ速度情報に
重みづけをするためのイニシアル定数βiと、押鍵
の際の押下げ圧力情報に重みづけをするためのア
フタ定数βaとに基づいて決められる。

Αn（ｔ）〔A₁（ｔ）〜A_s（ｔ）〕は振幅レベルな
いしエンベロープを付与するための変数で、第１
２図に示すような振幅波形ENVを得るにつき、
アタツク波形部ENV₁のアタツク速度を決めるた
めに選択されたアタツク速度定数AR_A1〜AR_As
と、第１デイケイ波形部ENV₂のデイケイ速度を
決めるために選択される第１デイケイ速度定数
1DR_A1〜1DR_Asと、第２デイケイ波形部ENV₃の
デイケイ速度を決めるために選択される第２デイ
ケイ速度定数2DR_A1〜2DR_Asと、第１デイケイ波
形部ENV₂から第２デイケイ波形部ENV₃へ移る
際のレベルIDLを決めるため選択されるデイケイ
遷移レベル定数1DL_A1〜1DL_Asと、第２デイケイ
波形部ENV₃の途中の時点t₂₄で離鍵したとき減衰
波形部ENV₄を形成させる場合にその減衰速度を
決めるために選択される減衰速度定数DR_A1〜
DR_Asとに基づいて決められる。

かかる内容をもつ(2)式の変数Kn・Tna（ｔ）・
An（ｔ）は(1)式の振幅定数Ａに相当する。

また、Bn〔B₁〜B_s〕は楽音周波数すなわち音
高を決めるために選択される音高定数で、基準の
角周波数ωに対する各系列の楽音信号の周波数の
変更量を表わす。

かかる内容をもつ(2)式の変数Bn・ωは(1)の搬
送波角速度ωcに相当する。

さらに、Tni（ｔ）〔T_1i（ｔ）〜T_si（ｔ）〕は押鍵
操作の仕方によつて音色を制御するための音色選
択用変数で、押鍵の際の押下げ速度情報に重みづ
けろするためのイニシアル定数αiと、押鍵の際の
押下げ圧力情報に重みづけをするためのアフタ定
数αaとに基づいて決められる。

In（ｔ）〔I₁（ｔ）〜I_s（ｔ）〕は音色の時間的変化
を決めるための音色変数で、楽音の出始めの音色
を設定するために選択される初期音色定数L_L1〜
L_Lsと、音色の時間的変化についてその変化速度
を決めるために選択される音色変化定数DR_I1〜
DR_Isと、その音色変化の終了レベルを意味する
音色変化停止レベルBL_Iを決めるために選択れる
音色変化停止レベル定数SL_I1〜SL_Isとに基づいて
決められる。

かかる内容をもつ(2)式の変数Tni（ｔ）・In（ｔ）
は(1)式の変調度Ｉ（ｔ）に相当する。

Dn〔D₁〜D_s〕は変調周波数を決めるために選
択される部分音定数で、これを変更することによ
り楽音信号に含まれる部分音成分（調和成分、非
調和成分でなる）の構成が変化する。

かかる内容をもつ(2)式の変数Dn・ωは(1)式の
周波数変調角速度ωmに相当する。

ところで(2)式は一般式として表現されている
が、以下に述べる実施例は、ｓ＝２とした場合、
すなわち、 ｅ＝K₁・T_1a（ｔ）・A₁（ｔ）・sin〔B₁・ωt ＋T_1i
（ｔ）・I₁（ｔ）・sinD₁・ωt〕 ＋K₂・T_2a（ｔ）・A₂（ｔ）・sin〔B₂・ωt ＋T_2i
（ｔ）・I₂（ｔ）・sinD₂・ωt〕 ……(3) の式に基づき、２系列分の楽音信号を得、これら
の楽音信号を混合することにより楽音を発生させ
るようにしたものである。

この発明の一実施例に係る電子楽器は第１図に
示すように次の要素を含んで構成されている。

１は鍵盤情報発生部で、鍵盤に関連して操作さ
れたキーに関する鍵情報として、押鍵されたキー
番号を内容とするキー情報IFKと、押鍵操作の強
弱、速度を内容とするタツチ情報IFTとを送出す
る。

５Ａ及び5Bは第１及び第２系列パラメータ発
生回路で、演奏者によつて操作される音色選択ス
イツチ６の出力に対応して楽音信号波形に関する
パラメータ出力PA1及びPA2を送出する。しかる
にこの発生回路５Ａ及び５Ｂで発生されるパラメ
ータ情報は上述の鍵盤情報発生部１のタツチ情報
IFT以外の音色に関する情報を送出するものとす
る。

７Ａ及び７Ｂは第１及び第２系列楽音信号形成
部で、鍵盤情報発生部１からのキー情報IFK、タ
ツチ情報IFTを受けると共に、パラメータ発生回
路５Ａ及び５Ｂからのパラメータ情報PA1及び
PA2を受け、これらの情報に基づいて(3)式の第１
項の式及び第２項の式でれぞれ表わされる２系列
の楽音信号e₁及びe₂をそれぞれ発生する。

８は楽音発生部で、スピーカ、増幅器などのサ
ウンドシステムでなり、第１及び第２系列楽音信
号形成部７Ａ及び７Ｂの出力e₁及びe₂を合成して
(3)式で表わされる楽音信号ｅに相当する楽音をス
ピーカから発生する。

しかるにこのような構成によつて楽音発生部８
から発生される楽音は、鍵盤情報発生部１から送
出されるキー情報IFKに応じた音高をもち、かつ
音色選択スイツチ６によつて選択された音色をも
ち、しかも鍵盤情報発生部１から送出されるタツ
チ情報IFTに応じたタツチコントロールないしア
フターコントロールを受けたものとなるが、その
楽音波形は周波数変調信号の式を基礎とした(3)式
に基づいて形成される。

一方この楽音は、ダンパペダル９によつて発生
されるダンパペダル信号POが楽音信号形成部７
Ａ及び７Ｂに制御信号として与えられることによ
り制御される。

この実施例の場合、第１図の各構成要素は以下
に述べる詳細構成をもつ。

〔1〕 鍵盤情報発生部 鍵盤情報発生部１は第２図に示すように、鍵
盤の各キーに対応してその操作状態を検出する
キー操作検出回路１１と、その出力を受けて押
圧操作されたキー番号を判別して対応する２進
化コード信号でなるキーコード信号KCを送出
するキーコーダ１２と、このキーコーダ１２の
出力信号を任意数の発音チヤンネルのいずれか
に対して割当て処理することによりキー情報
IFKを送出するチヤンネルプロセツサ１３と、
このチヤンネルプロセツサ１３の出力に基づい
て押鍵操作速度を判別してこれを２進化コード
信号でなるイニシアルタツチデータITDとして
送出するイニシアルタツチコントロール回路１
４と、キー操作検出回路１１の出力に基づいて
押鍵強さを判別してこれを２進化コード信号で
なるアフタタツチデータATDとして送出する
アフタタツチコントロール回路１５とを有す
る。

(1‐1) キー操作検出回路 キー操作検出回路１１は、鍵盤（この実施
例の場合88鍵）の各キーに対してそれぞれ設
けられた例えば機械的接点構成の２個のキー
スイツチＫ１及びＫ２でなるキースイツチ群
１１Ａと、各キーに対してそれぞれ設けられ
た例えば圧電素子構成の押下圧力検出素子
DTでなる圧力検出素子群１１Ｂとを具え
る。キースイツチＫ１及びＫ２は例えば第３
図Ａ，Ｂに示すようにキー１１Ｃの後端部１
１Ｄに対向して並設され、キー１１Ｃが押下
げられたとき後端部１１Ｄに設けられた係合
子１１Ｅが可動接点１１Ｆ及び１１Ｈに係合
することにより両スイツチＫ１及びＫ２を閉
じるようになされている。ここで各スイツチ
Ｋ１及びＫ２の可動接点１１Ｆ及び１１Ｈが
係合子１１Ｅに接触する面には第３図Ｃに示
すようにそれぞれ長さの異なる段部１１Ｉ及
び１１Ｊが付され、従つてキー１１Ｃが操作
されたとき係合子１１Ｅの上方への動きに応
じて先ず第１のキースイツチＫ１が長い段部
１１Ｉに係合して接点を閉じ、その後第２の
キースイツチＫ２が短い段部１１Ｊに係合し
て接点を閉じるようになされている。

一方キー１１Ｃの操作端部１１Ｋの下側位
置には押下圧力検出素子DTが設けられ、キ
ー１１Ｃの押下動作の際、第２のキースイツ
チＫ２が閉じた後に、検出素子DTに該端部
１１Ｋの下面が圧接することによりその押下
圧力に応じた検出出力dtを発生するようにな
されている。

かくしてキー操作検出回路１１に得られた
第１及び第２のキースイツチＫ１及びＫ２の
接点出力Ｋ１，Ｋ２、操作されたキー番号と
操作速度とを含む88対のキー操作検出出力と
してキーコーダ１２に送出され、また押下圧
力検出素子DTの検出出力dtは押下圧力を含
む88個のキー操作検出出力としてアフタタツ
チコントロール回路１５へ送出される。

なお、第３図Ａ，Ｂにおいて、１１Ｌは上
限ストツパ用フエルト、１１Ｍは圧力検出素
子DTの受け台、１１Ｎは案内子、１１Ｐは
支点具、１１Ｑは重りである。

(1‐2) キーコーダ キーコーダ１２はキースイツチ回路と、ブ
ロツク検出回路及びその一時記憶回路と、ノ
ート検出回路と、ステツプコントロール回路
とを有する。ブロツク検出回路は、鍵盤（こ
の実施例の場合１段88キーでなる）のキーを
例えば１オクターブを１単位のブロツクとし
て区分し、操作されたキーが属するブロツク
を検出記憶すると共に（複数のキーが同時操
作されたときは複数のブロツクに亘ることも
あり得る）、この記憶したブロツクを表わす
ブロツク番号を３ビツトの２進コード信号と
して一時記憶回路に記憶させる。またブロツ
ク検出回路はブロツクの記憶状態を鍵盤の操
作されているキースイツチを通じてノート検
出回路へ送る。これら各部はステツプコント
ロール回路により制御される。

(1‐3) チヤンネルプロセツサ チヤンネルプロセツサ１３は同時に発音す
べき各音のデータを第１〜第16チヤンネルに
割当て記憶し、これらの記憶データをマスタ
クロツクφ₁，φ₂に同期して順次送出するも
のである。ここで記憶チヤンネル数（この実
施例の場合16個）は同時最大発音数と一致し
た値に決められ、全チヤンネルのうち記憶デ
ータがないチヤンネル（以後空チヤンネルと
いう）がある場合にこの空チヤンネルにキー
コーダ１２からの新しいキーコードデータを
読み込みセツトする。かくして記憶されたキ
ーコードデータは鍵盤の対応するキーが押鍵
されている限りリセツトされず、また離鍵さ
れた後もその音についてデイケイが必要な場
合はデイケイ部分の振幅が所定値にならない
限りリセツトされない。

チヤンネルプロセツサ１３のキーコードデ
ータの記憶は、第１〜第16チヤンネルのデー
タをマスタクロツクφ₁，φ₂によつて直列に
繰返し循環させることによりダイナミツクに
行なう。かくしてダイナミツクに循環する第
１〜第16チヤンネルのデータは循環ループの
１点において監視され、16個のチヤンネルの
１巡ごとに順次各チヤンネルのデータが読出
される。従つて各チヤンネルの内容はマスタ
クロツクφ₁，φ₂の16周期分の長さの周期で
読出しチエツクされることになる。

チヤンネルプロセツサ１３は、キーコーダ
１２から到来する７ビツトのキーコード信号
KC、キーオフ検出タイミング信号Ｘおよび
第２キースイツチ動作信号KA₂を取込み一
時記憶するサンプルホールド回路と、取込ん
だキーコード信号KCを16個のチヤンネルの
いずれかに割当て記憶するキーコード記憶回
路と、サンプルホールド回路に一時記憶され
たキーコード信号KCとキーコード記憶回路
の各チヤンネルの記憶内容とを比較してその
比較結果に基づいて制御条件信号を送出する
キーコード比較制御回路と、キー操作のタツ
チに関するデータを得るためのキー操作判別
回路と、これらの要素によりデータの取込
み、記憶、比較などを実行するタイミングを
指令制御するタイミングコントロール回路
と、16個のチヤンネルデータのすべてに空チ
ヤンネルがないときに新しいキーコードが到
来した場合に古いキーコードデータを新しい
キーコードデタとを入れ替えるためのトラン
ケート回路とを具える。

以下のようにして、チヤンネルプロセツサ
１３はキーコーダ１２から順次送られて来る
複数のキーコードデータを、同時発音の必要
に応じて第１〜第16チヤンネルのいずれかに
割当て記憶すると共に、各チヤンネルの内容
（すなわち同時発音すべき複数の音のキーコ
ード）を時分割方式で多重化された情報信号
として出力端子WN1〜WB3から出力する。

ここでこの出力情報信号の内容は第２図に
示すように、キーコードに関するキー情報
IFKである。その第１情報KCで、キーコー
ド記憶回路の記憶回路本体から得られるノー
トコードNOTE及びブロツクコードOCTで
なる。また第２情報はキースイツチ動作情報
で、キーコード記憶回路の出力オアゲートか
ら得られる第１キースイツチK1についての
キーオン検出信号TK1と、第２キースイツ
チキーオン記憶回路から得られる第２キース
イツチK2についてのキーオン検出信号TK2
とでなる。第３情報はキーオフの状態を表わ
すキーオフ情報で、キーオフ記憶回路から得
られるキーオフ検出信号TDOでなる。

これらのキー情報は第１図に示す如く、第
１及び第２系列パラメータ発生回路５Ａ及び
５Ｂにパラメータ発生信号として送出される
と共に、キーの押鍵操作に関する情報、いわ
ゆるタツチ情報IFTを形成するために、イニ
シヤルコントロール回路１４及びアフタタツ
チコントロール回路１５に与えられる（第２
図）。

(1‐4) イニシアルコントロール回路 イニシアルコントロール回路１４は押鍵操
作の際に降下しつつある押し下げ速度を判定
して、冒頭で述べた(2)式における振幅に関す
る変数Tmi（ｔ）及びTna（ｔ）の制御定数を
発生させるための条件信号を発生する目的で
設けられ、測時論理回路１４Ａと、変換回路
１４Ｂとを有する（第２図）。

測時論理回路１４Ａは第１が押鍵操作され
たとき第１キースイツチＫ１がオンしてから
第２キースイツチＫ２がオンするまでの間の
時間を、チヤンネルプロセツサ１３に記憶さ
れている同時発生音ごとのチヤンネルに対応
させて計時し記憶するもので、第４図に示す
ように、測時用クロツク発振器３１１と、加
算器３１２と、動作時間演算記憶回路３１３
とを具える。

動作時間演算記憶回路３１３は16ステージ
のシフトレジスタを６列分具えた６ビツト16
ステージのシフトレジスタ構成を有し、マス
タクロツクφ₁，φ₂によつて全ビツトのシフ
トレジスタが一斉にシフト動作するようにな
されている。ここでシフトレジスタのステー
ジ数を16ステージとしたのは前述のチヤンネ
ルプロセツサ１３の第１〜第16チヤンネルに
対応して決められ、かくしてチヤンネルプロ
セツサ１３が第１〜第16チヤンネルのキー情
報IFKを送出するごとにこれと同期して対応
するチヤンネルのキーに関する押鍵速度を演
算記憶できるようになされている。

すなわち動作時間演算記憶回路３１３の入
力側には６ビツトの加算器３１２が設けら
れ、その各ビツトの出力が入力アンドゲート
３１４をそれぞれ通じて記憶回路３１３の各
ビツトレジスタに与えられる。加算器３１２
は半加算器を各ビツトの加算要素として具
え、測時間用クロツク発振器３１１から与え
られる「１」加算入力1ADと、記憶回路３
１３の第16ステージの出力とを加算して記憶
回路３１３の第１ステージに読込ませるよう
になされている。

しかるに「１」加算入力1ADの通路には
入力アンドゲート３１５が設けられ、その開
閉動作を演算開始用アンド回路３１６の出力
によつて制御する。すなわちアンド回路３１
６はチヤンネルプロセツサ１３から時分割多
重信号の形式で到来する第１〜第16チヤンネ
ルについての第１キースイツチキーオン検出
信号TK1を第１の条件信号として受け、ま
た第２の条件信号として同様の第２キースイ
ツチキーオン検出信号TK２をインバータ３
１７を介して受ける。従つて演算開始用アン
ド回路３１６は各チヤンネルの情報ごとに、
第１のキースイツチＫ１がオン動作してキー
オン検出信号TK1が「１」となつた時（こ
の時第２のキースイツチK2は未だオン動作
していないのでキーオン検出信号TK２は
「０」である）、論理「１」の出力を開制御信
号としてアンドゲート３１５に与え、その後
第２のキースイツチＫ２がオン動作してキー
オン検出信号TK２が「１」となつた時まで
の間アンドゲータ３１５を開制御する。

従つて測時用クロツク発振器３１１の
「１」加算信号１ADが加算器３１２に与え
られる。

一方このとき加算器３１２及び動作時間演
算記憶回路３１３間に設けられてアンドゲー
ト３１４にはオーキン検出信号TK１が開制
御信号として与えられ、従つて加算器３１２
は第１〜第16チヤンネルのキー情報がチヤン
ネルプロセツサ１３から転送されて来るごと
にこれと同期して記憶回路３１３の記憶内容
に「１」を加算して再度記憶回路３１３に記
憶させる動作を繰返す。この結果記憶回路３
１３には第１キースイツチＫ１がオン動作し
てから第２キースイツチＫ２がオン動作する
までの時間が、記憶回路３１３における第１
〜第16チヤンネルの循環動作サイクルの回数
として演算記憶されることになる。

その演算結果（キーオンTK2が到来した
ときの結果が測時結果となる）は記憶回路３
１３の各ビツトレジスタの第16ステージ目か
ら２進化コード信号INDとして出力端子Ｕ
１〜Ｕ３２に送出される。

ところで、第２キースイツチK2がオン動
作をすれば、キーオン検出信号TK２が
「０」から「１」に変わることによりアンド
ゲート３１６が閉じ、従つて「１」加算信号
１ADは加算器３１２に与えられなくなる。
そこで加算器３１２は記憶回路３１３からの
到来データに何の加算をせずにそのまま出力
端に送出し、かくして記憶回路３１３のデー
タは加算器３１２を介し、さらにアンドゲー
ト３１４を介してダイナミツクに記憶され、
この記憶データ出力端Ｕ１〜Ｕ３２に引続き
送出されることになる。

かかる動作はその後離鍵操作がされて順次
キーオン検出信号TK２，TK１が「１」か
ら「０」へ復帰するまで続き、信号TK１が
「０」になつたときゲート３１４が閉じるこ
とにより記憶回路３１３のすべてのビツトの
記憶が「０」となり、従つて出力端Ｕ１〜Ｕ
３２の出力が「０」となることにより終るこ
とになる。

なおこの実施例の場合記憶回路３１３の出
力がナンド回路３１３に与えられ、かくして
記憶回路３１３のすべてのビツトの内容が
「１」となつたとき「０」出力を得、これを
アンドゲート３１６に閉信号として与えるよ
うになされ、かくして記憶回路３１３が、測
時可能な範囲を越えてゆつくりとキー操作が
された場合、最大測時出力となつたとき以後
これを保持せしめるようになされている。

かくして動作時間演算記憶回路３１３から
送出された測時出力はコード変換回路
（ROM）１４Ｂに与えられ、これにより後
段で処理し易いコード信号に翻訳してイニシ
アルタツチデータITDとして送出される。

(1‐5) アフタタツチコントロール回路 アフタタツチコントロール回路１５は押鍵
操作の際に押下げ強さを判定して、冒頭に述
べた(2)式おける振幅に関する変数Tni（ｔ）
及びTna（ｔ）の制御定数を発生させるため
の条件信号を発生する目的で設けられ、マル
チプレクサ１５Ａと、その出力を受けるＡ／
Ｄ変換器１５Ｂとでなる（第２図）。

マルチプレクサ１５Ａは第５図に示すよう
に、チヤンネルプロセツサ１３のキーコード
KC（ノートコードNOTE及びブロツクコー
ドOCTでなる）を受け、これをすべてのキ
ーに対応して設けられた88本の出力線のうち
対応するものへの線出力ｇ１〜ｇ８８（その
出力線の論理レベルが「１」に変化すること
を内容とする）に変換するデコーダ３２１を
有し、その線出力ｇ１〜ｇ８８をキー操作検
出回路１１において各キーに対応してそれぞ
れ設けられた押下圧力検出器DT１〜DT８
８（第５図）の出力dt１〜dt８８を受けるゲ
ートＧ１〜Ｇ８８に開制御信号として与える
ようになされている。

しかるにキーコードKCは前述のように15
チヤンネル分のデータ時分割多重化した内容
をもつので、デコーダ３２１はキーコード
KCの各チヤンネルデータが到来するごとに、
ゲートG1〜Ｇ８８のうち対応するキーのゲ
ートを順次切換えながら開制御し、かくして
各チヤンネルの到来ごとに対応するキーの押
下圧力検出出力dt１〜dt８８が順次サンプリ
ングされて出力端子VDTに送出されること
になる。

この出力信号はアナログ値であるが、これ
が次段のＡ／Ｄ変換器１５Ｂでデジタル信号
に変換された後、アフタタツチデータATD
として送出される。

このようにしてアフタタツチコントロール
回路１５にて形成されたアフタタツチコント
ロールデータATDは、上述のイニシアルコ
ントロール回路１４にて形成されたイニシア
ルコントロールデータITDと共に鍵盤情報発
生部１のタツチ情報出力IFTとして送出され
る。

〔2〕 第１及び第２系列パラメータ発生回路 第１及び第２系列パラメータ発生回路５Ａ及
び５Ｂは、(3)式の演算をする際に必要とされる
定数信号を、鍵盤情報発生部１において時分割
多重方式で発生される第１〜第16チヤンネルの
キーコードKCが到来するごとに順次発生する
もので、第６図に示すように、キーコードKC
及び音色選択スイツチ６の音色選択信号VSS
の双方により制御されるROM構成の第１の定
数発生回路３２５及び３２６と、音色選択スイ
ツチ６の音色選択信号VSSのみにより制御さ
れるROM構成の第２の定数発生回路３２７及
び３２８とでなる。第１の定数発生回路３２
５，３２６には、音色選択スイツチ回路６によ
り選択される各基本的音色にそれぞれ対応し、
かつ鍵の各音高または鍵の各音域にそれぞれ対
応して各パラメータK₁，IL₁，DR_I1，SL_I1，
AR_A1，1DR_A1，2DR_A1，DR_A1，1DR_A1，K₂，
IL₂，DR_I2，SL_I2，AR_A2，1DR_A2，2DR_A2，
DR_A2，1DL_A2（定数データ）を予め記憶してお
く。そして、第１の定数発生回路３２５，３２
６には第６図に示すように音色選択スイツチ回
路６からの音色選択信号VSS及びキーコード
KCがアドレス信号として入力されていて、こ
のアドレス信号としての音色選択信号VSS及
びキーコードKCによつて第１の定数発生回路
３２５，３２６のROMの読み出しが行なわれ
る。

すなわち第１系列（又は第２系列）パラメー
タ発生回路５Ａ（又は５Ｂ）の第１定数発生回
路３２５（又は３２６）は先ず第１系列（又は
第２系列）の総合音量を決める総音量定数K₁
（又はK₂）を発生する。

第二に(3)式の音色の時間的変化を決める音色
変数I₁（ｔ）（又はI₂（ｔ））を算出するために必
要な定数、すなわち音の出始めの音色を決める
初期音色定数IL₁（又はIL₂）と、音色の時間的
変化を決める音色変化定数DR_I1（又はDR_I2）
と、デイケイの終了レベルを決める音色変化停
止レベル定数SL_I1（又はSL_I2）とを発生する。

第三に(3)式のエンベロープを決めるための振
幅レベルないしエンベローブ変数A₁（ｔ）（又
はA₂（ｔ））を算出するために必要な定数、す
なわちアタツク速度を決めるアタツク速度定数
AR_A1（又はAR_A2）と、第１デイケイ速度を決
める第１デイケイ速度定数1DR_A1（又は1DR_A2）
と、第２デイケイ速度を決める第２デイケイ速
度定数2DR_A1（又は2DR_A2）と、離鍵後の減衰
速度を決める減衰速度定数DR_A1（又はDR_A2）
と、第１デイケイ速度から第２デイケイ速度へ
移るレベルを決めるデイケイ遷移レベル定数
1DL_A1（又は1DL_A2）とを発生する。

したがつて、この第１の定数発生回路３２
５，３２６から発生される各パラメータK₁，
IL₁，DR_I1，SL_I1，AR_A1，1DR_A1，2DR_A1，
DR_A1，1DL_A1，K₂，IL₂，DR_I2，SL_I2，AR_A2，
1DR_A2，2DR_A2，DR_A2，1DL_A2は音色選択信号
VSSの（すなわち基本的音色）およびキーコ
ードKCの値（すなわち鍵位置（鍵の音高）又
は鍵域（鍵の割り当てられた音域）に応じて変
化する。

また第１系列（又は第２系列）パラメータ発
生回路５Ａ（又は５Ｂ）の第２定数発生回路３
２７（又は３２８）は先ず発生音の周波数を決
める音高定数B₁（又はB₂）を発生し、第二の部
分音（調和音及び非調和音を含む）成分の構成
を決める部分音定数D₁（又はD₂）を発生する。

第三に、キータツチ操作に応じて音量を決め
る音量選択用定数T_1a（ｔ）（又はT_2a（ｔ））を
算出するために必要な定数、すなわちイニシア
ルタツチに応動するイニシアル定数βi（又はδi）
と、アフタタツチに応動するアフタ定数βa（又
はδa）とを発生する。

第四に、キータツチ操作に応じて音色を決め
る音色選択用定数T_1i（ｔ）（又はT_2i（ｔ））を算
出するために必要な定数、すなわちイニシアル
タツチに応動するイニシアル定数αi（又はγi）
と、アフタタツチに応動するアフタ定数αa（又
はγa）とを発生する。

〔3〕 音色選択スイツチ回路 音色選択スイツチ回路６は発生楽音に付与す
べき音色についての音色選択信号VSSを発生
し、これを第１及び第２系列パラメータ発生回
路５Ａ及び５Ｂを与えるべく、第７図に示す構
成のものを適用し得る。

すなわち、選択し得る音色すなわちピアノ、
ハープシコード、ビブラフオン……シロホンに
対応して、常閉接点ｂ及び常開接点ａとこれに
対する可動接点ｃとでなる音色選択スイツチ
CH１，CH２，CH３……CHnが設けられてい
る。しかるにこれらのスイツチCH１，CH２，
CH３……CHnの可動接点ｃ及び常閉接点ｂが
直列に接続され、そのスイツチCHn側端が論
理「１」レベルの電源に接続され、各スイツチ
の常開接点ａから各音色の選択出力VSS１，
VSS２，VSS３……VSSnを送出するようにな
されている。

かくしてスイツチCH１，CH２，CH３……
CHnの選択出力VSS１，VSS２，VSS３……
VSSnはその逆の順序の優先順位を有し、同時
に複数のスイツチの選択操作がされたときに
も、最も優先順位の高い１つの音色選択出力の
みを送出するようになされている。

〔4〕 第１及び第２系列楽音信号形成部 第１及び第２系列楽音信号形成部７Ａ及び７
Ｂはそれぞれ(3)式の第１項及び第２項の式の演
算を鍵盤情報発生部１のキー情報IFK及びタツ
チ情報LFTと、第１及び第２系列パラメータ
発生回路５Ａ及び５Ｂの定数出力と、ダンパペ
ダル９の出力とに基づいて実行する（第１図）。

第１及び第２系列楽音信号形成部７Ａ及び７
Ｂは全く同じ構成を有する。従つて、この明細
書では第１系列楽音信号形成部７Ａについてそ
の詳細構成を述べる。

第１系列楽音信号形成部７Ａは第８図Ａ及び
Ｂに示すように、(3)式の振幅項部分の演算を実
行する振幅項演算回路３３１と、(3)式の搬送波
項部分の演算を実行する搬送波項演算回路３３
２と、(3)式の変調波項部分の演算を実行する変
調波項演算回路３３３とを有する。

(4‐1) 搬送波項演算回路 搬送波項演算回路３３２は、チヤンネルプ
ロセツサ１３のキーコード記憶回路１３Ｃか
ら到来するキーコードKCのうちノートコー
ドNOTEをROM構成の周波数変換器３３４
にて受けてこれを基準音名音（基準オクター
ブの音名音）の周波数に相当する２進数に変
換する。この変換出力は加算器３３５を通じ
てシフタ３３６に与えられる。このシフタ３
３６は変換器３３４から到来した基準音名音
に相当する値を、キーコードKCに含まれる
ブロツクコードOCTに割当てられたオクタ
ーブ番号に相当する量だけ上方又は下方にシ
フトさせ、かくして出力端に押鍵操作された
キーの音高周波数に比例した２進数値でなる
周波数出力FSを送出する。

一方加算器３３５には、ブロツクコード
OCTを受ける調律曲線模擬用定数発生回路
３３７の出力が与えられる。この定数発生回
路３３７は同じ音名音であつても高いオクタ
ーブのものは低いオクターブのものより少し
高い周波数に調律する必要性があるところか
らこれを満足させるために設けられ、到来し
たブロツクコードOCTに割当てられたオク
ターブ番号に相当する調律用出力を２進数値
として送出し、これを加算器３３５において
変換器３３４の周波数出力と加算することに
より、調律の効果を得る。

シフタ３３６の出力はアキユムレータ３３
８に与えられる。このアキユムレータ３３８
はシフタ３３６の出力をマスタクロツクφ₁，
φ₂が与えられるごとに繰返し加算し、加算
内容にオーバーフローが生じたとき出力パル
スを送出するようになされている。しかるに
シフタ３３６の出力は上述のように、操作さ
れたキーの音高周波数に比例した大きさであ
るから、アキユムレータ３３８の加算内容の
上昇率は音高周波が高いほど大きくなり、結
局アキユムレータ３３８の出立端に音高周波
数に比例した周波数の出力ωtが送出される
ことになる。

かくしてアキユムレータ３３８にて送出さ
れる周波数出力ωtは乗算回路３３９（第８
図Ｂ）に与えられ、ここで第１系列パラメー
タ発生回路５Ａの第２定数発生回路３２７か
ら到来する音高定数Ｂ１と乗算され、この乗
算回路３３９の出力Ｂ１・ωtが(3)式の搬送
波項部分の演算出力として送出される。

このようにしてこの演算出力Ｂ１・ωtは
押鍵操作されたキーの音高周波数をもつこと
になる。

(4‐2) 変調波項演算回路 変調波項演算回路３３３は(3)式の変調波項
を得べくROM構成のSin関数発生回路３４
１を有し、上述の搬送波項演算回路３３２の
周波数出力ωtを乗算回路３４２において第
１系列パラメータ発生回路５Ａの第２定数発
生回路３２７から到来する部分音定数Ｄ１と
乗算してSin関数発生回路３４１に入力し、
かくして出力端に変調波周波数Ｄ１・ωtを
有する正弦波出力sinD１・ωtを送出し、こ
の正弦波出力sinD１・ωtを乗算回路３４３
に与えて定数T_1i（ｔ）・I₁（ｔ）との乗算結果
T_1i（ｔ）・I₁（ｔ）・sinD1・ωtを変調波項演算
回路３３３の演算出力として送出する。

ここで、乗算回路３４３に入力される定数
F_1i（ｔ）・I₁（ｔ）は第９図に示すように音色
関数発生回路３４４の出力に基づいて形成さ
れる。

音色関数発生回路３４４は基本的な音色の
時間変化を決める音色波形を発生させるもの
で、この実施例の場合は第１０図に示すよう
に基本音色波形の出力を発生する。すなわ
ち、波形出力VWは第２キースイツチ動作検
出信号TK２の到来時（時点t₁₁）に最大値
MAXとなり、その後直線的に又は曲線的に
（例えば指数関数的に）降下し、レベルSL_I
になつたとき以後その値を保つようになされ
ている。これに加えて波形出力VWは降下部
分W₁₁の途中の時点t₁₂で離鍵されたときは以
後その時の値を保つようになされる。なおか
かる波形出力VWにおいて降下期間をＭ１１
とし、一定期間をＭ１２とする。

かかる波形は第９図の構成によつて形成さ
れる。すなわち音色関数発生回路３４４は直
線降下波形を形成するための直線演算回路３
４５と、曲線降下波形を形成するための曲線
演算回路３４６とを有し、直線演算回路３４
５は減算動作を基本動作とし、曲線演算回路
３４６は加算動作を基本動作としている。

直線演算回路３４５はチヤンネルプロセツ
サ１３から到来するキーコードKCの16個の
チヤンネルに対応して16ステージのシフトレ
ジスタを６ビツト分並列に設けてなる記憶回
路３４７を有し、この６個のシフトレジスタ
の各ステージをマスタクロツクφ₁，φ₂によ
つて読込み、読出し動作させることにより、
キーコードKCの第１〜第16チヤンネルのシ
フト動作に同期して記憶回路３４７の内容を
シフトさせ、第１６ステージ目の出力を出力
端子Ｙ１〜Ｙ３２に音色基準信号VOCとし
て送出する。

しかるに記憶回路３４７にはその全てのビ
ツトに対して入力オアゲート３４８が設けら
れ、これを通じて論理「１」のセツト信号
XXを全てのビツトに与えることにより、記
憶回路３４７の第１ステージ目に存在するチ
ヤンネルに全てのビツトに「１」のデータを
読込ませる。この全ビツトに「１」信号を記
憶したチヤンネルが第16ステージから読出さ
れたとき、これが第１０図の時点t₁₁におけ
る音色基準信号VOCの最大値MAXとして端
子Ｙ１〜Ｙ３２に送出される。

セツト信号XXはセツト信号形成回路３４
９において、チヤンネルプロセツサ１３から
到来する第２キースイツチキーオン検出信号
TK２に基づいて形成される。すなわち検出
信号TK２が２入力アンド回路３５０に一方
の条件信号として与えられると共に、後述す
る減算信号制御回路３５１の減算信号Ｍ１／
Ｍ２がインバータ３５２を介して他方の条件
信号として与えられる。ここで減算信号Ｍ
１／Ｍ２は後述のように、波形出力VWが降
下区間Ｍ１１（第１０図）にあるとき論理
「１」となるのに対してそれ以外の期間Ｍ１
２（すなわち波形出力VWが一定の区間）に
あるとき論理「０」となる。そこで第２キー
スイツチキーオン検出信号TK２が到来する
以前において減算信号Ｍ１／Ｍ２は「０」で
あるのでアンド回路３５０に検出信号TK２
が「１」となつたチヤンネルが到来すればア
ンド回路３５０の出力が「１」となり、これ
がセツト信号XX，YYとして送出される。

従つて上述のように記憶回路３４７のすべ
てのビツトに対して「１」信号がセツトされ
るが、かくして一度アンド回路３５０から
「１」出力が送出されると後述のように減算
信号Ｍ１／Ｍ２が「１」となることによりア
ンド回路３５０から「１」出力を送出し得な
くなる。

記憶回路３４７の入力側には６段の全加算
器構成の加算回路３５３が設けられ、加算回
路３５３の各段の第１の加算入力として記憶
回路３４７の各ビツト出力が与えられると共
に、加算回路３５３の各段の第２の加算入力
として制御された周期の「１」入力ADD₁が
アンドゲート３４から全段一斉に与えられ、
かくして加算回路３５３において記憶回路３
４７の各チヤンネルの内容から値「１」を減
算する。この減算出力はオアゲート３４８を
介して記憶回路３４７の第１ステージ目に読
込まれる。

ここで、アンドゲート３５４から与えられ
る「１」入力ADD₁の立上り幅は、記憶回路
３４７のシフトに用いられているマスタクロ
ツクφ₁，φ₂の16周期の長さに予め選定され
ており、従つて第１〜第16チヤンネルのどの
チヤンネルが加算回路３５３に読出されても
限らず一様に減算動作ができるようになされ
ている。

このようにして記憶回路３４７の演算内容
は、その第16ステージ目から読出されるごと
にアンドゲート３５４から「１」入力ADD₁
が到来していることを条件として「１」だ
け、減算され、逆に到来していなければ何ら
減算されずにそのまま記憶回路３４７に読込
まれる。従つて記憶回路３４７の内容の減算
速度は、アンドゲート３５４から与えられる
「１」入力ADD₁の到来の頻度、換言すれば
その周期によつて決まることになる。

アンドゲート３５４の出力は矩形波発振器
３５５において発生され、その繰返し周期が
プログラマブルデバイダ３５６において変更
制御された後、アンドゲート３５４を通じて
送出される。

しかるにプログラマブルデバイダ３５６に
は第１系列パラメータ発生回路５Ａの第１定
数発生回路３２５において発生された音色変
化定数DR_I1が与えられ、その値に相当する
大きさに発振器３５５の出力の周期を変更す
る。しかるにこの音色変化定数DR_I1は音色
選択スイツチ６によつて選択された音色に応
じて選定されるのであるから、結局直線演算
回路３４５の減算速度、従つて基準音色波形
VWの降下傾斜が選択された音色に応じて決
まることになる。

一方アンドゲート３５４にはその開制御信
号として減算信号制御回路３５１の出力Ｍ
１／Ｍ２が与えられる。この減算信号制御回
路３５１は上述の記憶回路３４７に用いたと
同様の１６ステージのシフトレジスタ３５８
を有し、上述のセツト信号形成回路３４９か
ら入力オアゲート３５９を通じて論理「１」
の減算チヤンネル指定用のセツト信号YYが
到来したときこれを、現に第１ステージ目に
存在するチヤンネルに記憶させる。しかるに
この「１」信号を記憶しているチヤンネルが
第１６ステージ目に来たときこれを減算指令
信号Ｍ１／Ｍ２としてアンドゲート３５４に
与え、従つてデバイダ３５６の出力が発生し
ている時間（マスタクロツクの16周期分の期
間）のうち当該「１」信号がレジスタ３５８
から読出されたチヤンネルの区間（マスタク
ロツクの１周期分の区間）の間だけアンドゲ
ート３５４を開き、このとき記憶回路３４７
の第16ステージ目に読出されているチヤンネ
ルの内容から「１」を減算させるようにはさ
れている。

減算信号制御回路３５１のシフトレジスタ
３５８の「１」信号の記憶は帰還用アンドゲ
ート３６０を通じ、さらにオアゲート３５９
を通じて循環される。従つてこの一巡動作ご
とに減算指令信号Ｍ１／Ｍ２が発生され、当
該「１」信号を記憶していたチヤンネルのデ
ータの減算動作が繰返され、これにより直線
演算回路３４５の出力端に当該チヤンネル
（すなわち押鍵操作されているキーの音が割
当てられたチヤンネル）から直線的に降下す
る波形出力VOCを得ることができる。

減算信号制御回路３５１の「１」信号の記
憶のクリアは帰還用アンドゲート３６０を閉
じることにより行なわれ、次の２つの場合が
ある。

その第１は音色基準波形VW（第１０図）
において下降波形部W₁₁が予定のレベルSL_I
にまで下降した場合で、そのため直線演算回
路３４５の出力が比較回路３６１に一方の比
較入力Ｂとして与えられる。これに対して比
較回路３６１には他方の比較入力Ａとして第
１系列パラメータ発生回路５Ａの第１定数発
生回路３２５からの音色変化停止レベル定数
SL_I1が与えられ、Ａ＞Ｂの条件を満足したと
き（換言すれば下降波形部W₁₁が選択された
音色で決まるレベルSL_I1より低くなつたと
き）クリア信号TDFを送出する。このクリ
ア信号TDFは減算信号制御回路３６１の入
力オアゲート３６２を介し、さらにインバー
タ３６３を介してアンドゲート３６０に閉制
御信号として与えられ、かくして現にレジス
タ３５８の第１ステージ目に存在するチヤン
ネルの内容を「０」にクリアする。

そこで以後当該チヤンネルに関して減算信
号Ｍ１／Ｍ２が送出されなくなり、依つて
「１」減算入力用アンドゲート３５４が閉じ
ることにより記憶回路３４７の内容について
の減算動作がされなくなり、結局直線演算回
路３４５の端子Ｙ１〜Ｙ３２の出力は一定値
を維持することになる（第１０図の一定波形
部W₁₂に相当する）。

また第２のクリアの場合は、音色基準波形
VW（第１０図）において下降波形部W₁₁の
途中の時点t₁₂で離鍵操作がされた場合で、
チヤンネルプロセツサ１３のキーオフ記憶回
路２９３から読出されたキーオフ検出信号
TDOがアンドゲート３６４を介し、さらに
オアゲート３６２及びインバータ３６３を介
してアンドゲート３６０に閉制御信号として
与えられ、かくして現にレジスタ３５８の第
１ステージ目に存在するチヤンネルの内容を
「０」にクリアする。

そこでこの場合も上述の場合と同様にして
直線演算回路３４５の端子Ｙ１〜Ｙ３２の出
力は一定値を維持することになる（第１０図
の一定波形部W₁₃に相当する）。

しかるにキーオフ検出信号TDOの通路に
介挿されたアンドゲート３６４にはその閉制
御信号として、ダンパペダル９から到来する
ダンパペダル信号PO（操作時論理「０」とな
る）がインバータ３６５を介して与えられ、
かくしてキーオフ検出信号TDOの到来時に
ダンパペダル９が踏まれた場合に上述のよう
に減算信号制御回路３５１の当該チヤンネル
の記憶のクリア動作を直ちに行ない、従つて
直線演算回路３４５は直ちに減算動作を中止
し、出力波形VWの一定波形部W₁₃（第１０
図）を形成することになる。

なおかかるダンパペダル９による効果はこ
のペダル９への踏込みが中止されればその時
点から中止されるから、結局直線演算回路３
４５の出力波形VWはダンパペダル９を離し
た時点から波形部W₁₂へ下降して行くことに
なる。

一方曲線演算回路３４６は、上述のように
して直線演算回路３４５にて形成される第１
０図のように基本音色波形VWに基づいて楽
音を発生させた場合に聞きづらさを感じさせ
る点を改善するために設けられている。

すなわち直線演算回路３４５のみによつて
基本音色波形VWを形成する場合は、第１０
図の波形をみて明らかなように直線的下降部
W₁₁に続いて一定波形部W₁₂又はW₁₃が発生
することになり、その変遷は必ず急変を伴う
一定の角度をもつて行なわれ、この急変部が
聞きづらさの一因となつている。そこでこれ
を例えば指数関数的変化に近い変化をするよ
うに修正すれば聞きづらさを軽減できる。

かかる目的を達成すべくこの実施例の曲線
演算回路３４６は、直線演算回路３４５の記
憶回路３４７においてビツト数を３ビツトに
したことを除いて同様の構成をもつ記憶回路
３６７と、直線演算回路３４５の加算回路３
５３において段数を３段にし、かつ最高位の
ビツトからキヤリイを送出するようにしたこ
とを除いて同様の構成をもつ加算回路３６８
とを具える。

しかるに記憶回路３６７の第16ステージ目
の各ビツト出力は加算回路３６８の対応する
段についてそれぞれ設けられた入力アンドゲ
ート３６９から到来する「１」加算入力
ADD₁と加算され、その加算結果が記憶回路
３６７の第１ステージ目に直接帰還される。

加算回路３６８の第１〜第３段に対する入
力アンドゲート３６９は、直線演算回路３４
５の記憶回路３４７から得られる出力のう
ち、上位３ビツト出力すなわち第４〜第６ビ
ツト出力をインバータ３７０を介して閉制御
信号として受ける。

従つて直線演算回路３４５の記憶回路３４
７の内容が、セツト信号XXによつてすべて
のビツトに「１」信号が記憶された状態から
「１」ずつ減算されて行く過程において、下
から第４ビツト目の内容が「10」になつたと
き（このビツトの内容は８回の減算動作が行
なわれるごとに交互に「１」又は「０」とな
る）、加算回路３６８の第１ビツトに対して
「１」加算入力ADD₁を与え、かくして記憶
回路３６７の内容を「001」ずつ加算して行
く。

また記憶回路３４７の第５ビツト目の内容
が「０」になつたとき（このビツトの内容は
16回の減算動作が行なわれるごとに交互に
「１」又は「０」となる）、加算回路３６８の
第２ビツトに対して「１」加算入力を与え、
かくして記憶回路３６７の内容を「010」ず
つ加算して行く。

さらに記憶回路３４７の第６ビツト目の内
容が「０」になつたとき（このビツトの内容
は32回の減算動作が行なわれごとに交互に
「１」又は「０」となる）、加算回路３６８の
第３ビツトに「１」加算入力を与え、かくし
て記憶回路３６７の内容を「100」ずつ加算
して行く。

かかる加算動作の結果加算回路３６８の第
３ビツトにキヤリイが生じたとき、これが直
線演算回路３４５にその「１」加算入力
ADD₂として与えられる。

なおアンドゲート３６９を介して与えられ
る「１」加算入力としては直線演算回路３４
５に対してアンドゲート３５４を介して与え
られる論理「１」入力が用いられる。

上述の曲線演算回路３４６は直線演算回路
３４５と関連して次のように動作する。

直線演算回路３４５の記憶回路３４７が
「11111111」にセツトされた後「111000」に
なるまでの８回の減算動作の間は、記憶回路
３４７の出力の第６〜第４ビツトの内容は
「111」であるから直線演算回路３４５は本来
の直線的な減算動作を実行する。

この第８回目の減算動作をした後第16回目
の減算動作をするまでの間は記憶回路３４７
の出力の第６〜第４ビツトは「110」となる
から、曲線演算回路３４６の加算回路３６８
は記憶回路３６７の内容に「001」（10進数で
「１」）ずつ加算して行きこの加算結果の上昇
速度が応じた周期でキヤリイADD₂を出力す
る。しかるにこのキヤリイADD₂の出力のタ
イミングは直線演算回路３４５の加算回路３
５３が「１」の減算動作をするタイミングと
一致しているから、加算回路３５３はこの減
算入力と、曲線演算回路３４６の加算回路３
６８からのキヤリイADD₂（すなわち加算入
力）とを同時に受けることになる。従つてキ
ヤリイADD₂が送出されるごとに直線演算回
路３４５は減算動作をしないことになる。

この第16回目の減算動作をした後第24回目
の動作をするまでの間は記憶回路３４７の出
力の第６〜第４ビツトは「101」となるから、
曲線演算回路３４６の加算回路３６８は記憶
回路３６７の内容に「010」（10進数で「２」）
ずつ加算して行きこの加算結果の上昇速度に
応じた周期でキヤリイADD₂を出力する。す
なわち、上述の第８回目〜第16回目の場合の
２倍の速度でキヤリイADD₂を送出すること
になる。従つて直線演算回路３４５はこの頻
度で減算動作を間引くことになり、この分直
線演算回路３４５の出力VOCの下降速度は
低下する。

以下同様にして、直線演算回路３４５の記
憶回路３４７の出力の第６〜第４ビツトが
「100」、「011」……となるに従つて曲線演算
回路３４６の加算回路３６８への加算値は
「011」、「100」……（10進数で「３」、「４」
……）というように大きくなつて行き、従つ
てキヤリイADD₂の出力頻度も２倍、2²倍…
…というように指数関数的に大きくなつて行
く。これに応じて直線演算回路３４５の減算
動作に対する間引き頻度も指数関数的に大き
くなり、従つて記憶回路３４７の減算速度、
換言すれば出力波形VWの下降速度が指数関
数的に低下することになる。

このように曲線演算回路３４６を設けたこ
とにより基準音色信号VOCの下降波形部
VWが一定波形部W₁₂又はW₁₃に遷移する際
の急変部に円みをつけることができ、依つて
聞きづらさを軽減できる。

このようにして音色関数発生回路３４４の
直線演算回路３４５にて形成された基準音色
信号VOCは乗算回路３７１（第８図Ｂ）に
与えられ、第１系列パラメータ発生回路５Ａ
の第１定数発生回路３２５から到来する定数
IL₁と乗算され、(3)式の変数I₁（ｔ）の出力を
得る。この変数出力I₁（ｔ）は次に乗算回路
３７２にて変数出力T_1i（ｔ）と乗算され、(3)
式の変数T_1i（ｔ）・I₁（ｔ）を得る。

ここで変数出力T_1i（ｔ）は、鍵盤情報発生
部１のイニシアルコントロール回路１４及び
アフタタツチコントロール回路１５から到来
するイニシアルタツチ信号ITD及びアフタタ
ツチ信号ATDに基づいて形成される。すな
わちイニシアルタツチ信号ITDが乗算回路３
７３（第８図Ａ）において第１系列パラメー
タ発生回路５Ａから到来するイニシアル定数
αiと乗算されると共に、アフタタツチ信号
ATDが乗算回路３７４において第１系列パ
ラメータ発生回路５Ａから到来するアフタ定
数αaと乗算され、これらの乗算結果が加算
器３７５において加算されて変数T_1i（ｔ）と
して上述の乗算回路３７２に与えられる。

この場合、イニシアル定数αiおよびアフタ
定数αaは音色選択スイツチ回路６において
選択指定された音色に対応した値をもつので
（定数発生回路３２７のROMの読出しが音
色選択信号VSSにより行なわれるため）、イ
ニシアルタツチ信号ITDおよびアフタタツチ
信号ATDはそれぞれ乗算回路３７３，３７
４において選択指定された音色に対応して重
みづけされることになる。これにより、イニ
シアルタツチ信号ITDおよびアフタタツチ信
号ATDは選択指定された音色に適した信号
に変換されて、楽音信号の制御に用いられ
る。

このようにして得られた変数T_1i（ｔ）はア
フタタツチ信号ATDが演奏者の押鍵中にキ
ーに対して与える押し付け強さの変化に応じ
て変化することにより、時間的変数となるも
のである。

乗算回路３７２の出力T_1i（ｔ）・I₁（ｔ）は
乗算回路３４３においてsin関数発生回路３
４１の出力sinD1・ωtと乗算され、その乗算
結果が(3)式の変調波項T_1i（ｔ）・L₁（ｔ）・
sinD1・ωtを表わす変調波項演算回路３３３
の出力として送出される。

(4‐3) 振幅項演算回路 振幅項演算回路３３１は(3)式の振幅項
K₁・T_1a（ｔ）・A₁（ｔ）を得るために設けら
れ、第１１図に示すように音量関数発生回路
３８１を有する。

この音量関数発生回路３８１は発生音の音
量ないしエンベロープを含めて基本的な振幅
の時間変化を決める第１２図に示すようなエ
ンベロープ波形ENVをもつ出力AOCを発生
させる。すなわちエンベロープ波形出力
ENVは通常キーの押鍵操作によつて第２キ
ースイツチＫ２が閉じたときチヤンネルプロ
セツサ１３から第２キースイツチオン検出信
号TK２が到来した時点t₂₁から所定の急傾斜
で最低MINから最大値MAXまで立上るアタ
ツク波形部ENV₁と、この波形部ENV₁に続
いて比較的急傾斜で下降する第１デイケイ波
形部ENV₂と、この波形部ENV₂に続いて比
較的緩傾斜をもつて最小レベルMINまで下
降する第２デイケイ波形部ENV₃とでなる。

しかるに第２デイケイ波形部ENV₃の途中
でダンパペダル９が操作された場合には、そ
の操作時点t₂₄から急傾斜をもつて最小レベ
ルMINに下降するダンプ傾斜部ENV₄が形
成される。

音量関数発生回路３８１は第１２図に示す
エンベロープ波形出力AOCを得べく次の構
成をもつ。

すなわち、第９図について上述した音色関
数発生回路３４４の直線演算回路３４５、曲
線演算回路３４６、プログラマブルデバイダ
３５６、比較回路３６１とほぼ同様の直線演
算回路３８２、曲線演算回路３８３、プログ
ラマブルデバイダ３８４、比較回路３８５を
具え、直線演算回路３８２における減算動作
の周期を発振器３８６の出力を受けるプログ
ラマブルデバイダ３８４の出力パルスの周期
を変更することにより変更し、かくして立下
り下降波形部を作るという基本構成をもつ点
において、上述の音色関数発生回路３４４と
同様である。

しかるにデバイダ３８４の出力パルス
ADD₃の周期は、各波形部ENV₁〜ENV₄に
対応して傾斜変更制御回路３８７において発
生されるゲート信号Ｍ１〜Ｍ４によつて、第
１系列パラメータ発生回路５Ａから到来する
定数信号をデバイダ３８４に対する周期設定
信号として与えるこにより設定される。

先ずアタツク波形部ENV₁を発生させるた
め、第１のゲート信号Ｍ１によつて開制御さ
れるゲートGT１を通じて第１系列パラメー
タ発生回路５Ａから到来するアタツク速度定
数AR_A1をデバイダ３８４の出力パルス
ADD₃の周期を定数AR_A1に相当する大きさ
に制御し、かくして直線演算回路３８２の加
算動作頻度、換言すればその出力波形ENV
の上昇傾斜を選択された音色の種類（例えば
ピアノ、ハープシコード等）に応じて設定す
る。

また第１デイケイ波形部ENV₂を発生させ
るため、第２のゲート信号Ｍ２によつて開制
御されるゲートGT２を通じて第１系列パラ
メータ発生回路５Ａから到来する第１デイケ
イ速度定数1DR_A1をデバイダ３８４に与え、
かくして上述と同様にして出力波形ENVの
第１デイケイ波形部ENV₂の下降傾斜を選択
された音色の種類に応じて設定する。

さらに同様にして第２デイケイ波形部
ENV₃を発生させるため、第２デイケイ速度
定数2DR_A1を第３のゲート信号Ｍ３によつて
開制御されるゲートGT３を通じてデバイダ
３８４に与え、かくして選択された音色に応
じて第２デイケイ波形部ENV₃の傾斜を第１
デイケイ波形部ENV₂の傾斜より大きな値に
設定する。

これに対してダンプ波形部ENV₄を発生す
る場合は、第４のゲート信号Ｍ４によつてゲ
ートGT４を開き、これを通じて減衰速度定
数DR_A1をデバイダ３８４に与え、第２デイ
ケイ波形部ENV₃よりさらに大きな傾斜をも
つダンプ波形部ENV₄を設定する。

ゲートGT１〜GT４に対するゲート信号
Ｍ１〜Ｍ４は、傾斜変更制御回路３８７か
ら、第２キースイツチキーオン検出信号TK
２の到来後順次発生される。

傾斜変更制御回路３８７は、16ステージの
シフトレジスタを３ビツト分備える記憶回路
３８８と、記憶回路３８８の出力に「１」を
加算して記憶回路３８８に再記憶せる加算回
路３８９とを有する。記憶回路３８８は上述
の直線演算回路３８２の記憶回路３９０及び
曲線演算回路３８３の記憶回路３９３と同様
に、マスタクロツクφ₁，φ₂によつてシフト
動作することにより第１〜第16チヤンネルご
との進歩データをダイナミツクに記憶する。

かくして記憶回路３８８の出力KTとして
３ビツトの２進信号が送出されこれがデコー
ダ３９６によつて４本の線出力Ｍ１〜Ｍ４に
変換される。ただし、記憶回路３８８の出力
KTが「000」のときデコーダ３９６はゲー
ト信号Ｍ１を送出し、同様に「001」のとき
ゲート信号Ｍ２を送出し、「010」のときゲー
ト信号Ｍ３を送出し、「011」のときゲート信
号Ｍ４を送出し、かくして傾斜変更制御回路
３８７は記憶回路３８８の内容が「000」の
状態から「１」ずつ加算されて「011」にな
るに従つてゲート信号Ｍ１〜Ｍ４をその順序
で順次送出する。

しかるに加算回路３８９と記憶回路３８８
との間には第２キースイツチオン検出信号
TK２を開制御信号とするアンドゲート３９
７が設けられ、これにより検出信号TK２が
「０」のときそのチヤンネルの記憶回路３８
８の記憶内容を全ビツト「０」とし、検出信
号TK２が「１」となつたとき記憶回路３８
８の記憶内容に対する加算回路３８９の加算
動作を「000」の状態から開始させるように
なされている。

しかるにデコーダ３９６のゲート信号Ｍ１
の出力通路に第２キースイツチオン検出信号
TK２を開制御信号とするアンドゲート３９
８が設けられ、これにより検出信号TK２が
到来したとき先ずゲート信号Ｍ１を送出す
る。

このゲート信号Ｍ１はゲートGT１に与え
られ、従つてデバイダ３８４はAR_A1に相当
する周期の「１」信号ADD₃をアンドゲート
３９９を介して送出する。ここでアンドゲー
ト３９９は、直線演算回路３８２の記憶回路
３９０の出力端に設けられた最小値検出用ア
ンド回路４００からの禁止信号２DF′をイン
バータ４０１を介して受ける。しかるにアン
ド回路４００にはその第１の条件信号として
記憶回路３９０の出力のすべてのビツト出力
を受けるノア回路４０２の出力が与えられる
と共に、第２の条件信号として第３、第４ゲ
ート信号Ｍ３，Ｍ４を受けるオア回路４０３
の出力が与えられる。従つてアンドゲート４
００は記憶回路３９０に記憶がない場合に、
ゲート信号Ｍ３又はＭ４が発生しているとき
（すなわち第２デイケイ波形部ENV₃又はダ
ンプ波形部ENV₄を発生しているとき）動作
する。そこでアンドゲート３９９はゲート信
号Ｍ１の発生時には禁止されないので、アン
ドゲート３９９を通過したデバイダ３８４の
出力ADD₃が加算回路３９１の最下位ビツト
に入力される。

一方加算回路３９１の最下位ビツト以外の
ビツトの入力端に対してアンドゲート４０４
が設けられ、これがゲート信号Ｍ１によつて
インバータ４０５を介して禁止制御される。
従つてゲート信号Ｍ１の発生時において加算
回路３９１はその最下位ビツトへ到来する
「１」信号を加算して行くことになり、依つ
て記憶回路３９０の出力AOCの波形ENVは
定数AR_A1に相当する傾斜をもつて立上り、
かくしてアタツク波形部ENV₁が形成され
る。

この状態は記憶回路３９０の内容がそのす
べてのビツトについて論理「１」となるまで
維持される。しかるにすべてのビツトが論理
「１」となるとこれを最大値検出用アンド回
路４０６にて検出し、その論理「１」出力を
傾斜変更制御回路３８７の進歩回路４０７に
進歩入力信号AFとして与えられる。

進歩回路４０７は入力信号AFを加算回路
３８９にその入力オアゲート４０８を介して
受けて記憶回路３８８の記憶内容に「001」
を加算し、かくしてデコーダ３９６から第２
のゲート信号Ｍ２を発生させる。

この第２のゲート信号Ｍ２はゲートGT２
に与えられ、従つてデバイダ３８４は定数
1DR_A1に相当する周期の「１」信号ADD₃を
ゲート３９９を介して送出する。しかるにこ
のとき直線演算回路３８２の加算回路３９１
への入力ゲート４０４に対する禁止動作は解
除されている。従つて加算回路３９１のすべ
てのビツトに「１」信号ADD₃が与えられる
ことにより加算回路３９１は記憶回路３９０
の内容を「１」ずつ減算して行くことにな
り、依つて記憶回路３９０の出力波形ENV
は定数1DR_A1に相当する傾斜をもつて下降
し、かくして第１デイケイ波形部ENV₂が形
成される。

このとき記憶回路３９０の出力AOCは比
較回路３５において第１系列パラメータ発生
回路５Ａから到来するデイケイ遷移レベル定
数1DL_A1と比較され、出力AOCがこの定数
1DL_A1より低下したとき検出出力１DFをア
ンドゲート４０９（ゲート信号Ｍ２によつて
開制御される）を介して送出する。この検出
出力１DFは進歩回路４０７の入力ゲート４
０８を介して加算回路３８９に進歩信号とし
て入力される。そこで進歩回路３８９は記憶
回路３８８の記憶内容に「001」を加算し、
かくしてデコーダ３９６から第３のゲート信
号Ｍ３を発生させる。

この第３のゲート信号Ｍ３はゲートGT３
に与えられ、従つてデバイダ３８４は定数２
DR_A1に相当する周期の「１」信号ADD₃を
ゲート３９９を介して送出する。このとき直
線演算回路３８２の加算３９１のすべてのビ
ツトに対して「１」信号が与えられ、従つて
加算回路３９１は記憶回路３９０の内容を
「１」ずつ減算して行くことになり、依つて
記憶回路３９０の出力波形ENVは定数
2DR_A1に相当する傾斜（通常定数1DR_A1に相
当する傾斜より小さい）をもつて下降し、か
くして第２デイケイ波形部ENV₃が形成され
る。

このように直線演算回路３８２の出力波形
ENVは、その値がデイケイ遷移レベル定数
1DL_A1を境にして傾斜を緩めることになる。

この状態は、原則として（ダンパペダル９
が操作されない場合）直線演算回路３８２の
内容が「０」となることにより出力波形
ENVの値が最小値MIN（第１２図）になる
まで維持される。

しかるに記憶回路３９０の内容が「０」に
なると、最小値検出用アンド回路４００に論
理「１」の検出出力２DF′が発生され、これ
がデイケイ終了信号発生用アンド回路４１０
（第８図Ｂ）に与えられる。

この状態において、離鍵されれば第２キー
スイツチオン検出信号TK２が論理「０」と
なり、従つて傾斜変更制御回路３８７の加算
回路３８９及び記憶回路３８８間に配設され
たアンドゲート３９７が閉じることにより、
記憶回路３８８の内容がクリアされる。また
ゲート信号Ｍ１の出力ゲート３９８が閉じら
れ、かくして制御回路３８７が待期状態にも
どる。

以上の動作はダンパペダル９が操作されな
い場合の動作であるが、第２デイケイ波形部
ENV₃の途中でダンパペダル９が操作される
（第１２図の時点t₂₄において）と、次のよう
にしてダンプ波形部ENV₄が形成される。

すなわち、加算回路３８９の入力側の進歩
回路４０７にダンプ波形部形成用のアンド回
路４１１が設けられ、その第１の条件信号と
して第３のゲート信号Ｍ３が与えられ、第２
の条件信号としてダンパペダル信号POがイ
ンバータ４１２を介して与えられ、第３の条
件信号としてキーオフ検出信号TDOが与え
られる。かくして第２デイケイ波形部ENV₃
が形成されている期間において、離鍵操作が
されると共に、ダンパペダル９が操作される
と、アンド回路４１１から論理「１」出力が
送出され、これが入力オアゲート４０８を介
して加算回路３８９に進歩信号として入力さ
れる。

このとき加算回路３８９は記憶回路３８８
の内容に「１」を加算し、かくしてデコーダ
３９６から第４のゲート信号Ｍ４を発生させ
る。

この第４のゲート信号Ｍ４はゲートGT４
に与えられ、従つてデバイダ３４は定数
DR_A1に相当する周期の「１」信号ADD₃を
ゲート３９９を介して送出する。このとき直
線演算回路３８２の加算回路３９１のすべて
のビツトに対して「１」信号が与えられ、従
つて加算回路３９１は記憶回路３９０の内容
を「１」ずつ減算して行くことになり、依つ
て記憶回路３９０の出力波形ENVは定数
DR_A1に相当する傾斜（通常第２デイケイ波
形部ENV₃の傾斜より十分大きい）をもつて
急速に最小レベルMINに降下し、かくして
ダンプ波形部ENV₄が形成される。

以上のようにして直線演算回路３８２の記
憶回路３９０にて得られる波形出力AOCは
出力端子Ｚ１〜Ｚ３２を介して音量関数発生
回路３８１の振幅レベルないしエンベロープ
変数出力A₁（ｔ）として送出され、乗算回路
４１５（第８図Ｂ）において音量選択用変数
T_1a（ｔ）と乗算され、その乗算結果が次の
乗算回路４１６において第１系列パラメータ
発生回路５Ａから到来する総合音量定数Ｋ１
と乗算され、かくして(3)式の振幅項Ｋ１・
T_1a（ｔ）・A₁（ｔ）を得る。

ここで音量選択用変数T_1a（ｔ）は、鍵盤
情報発生部１のイニシアルタツチコントロー
ル回路１４及びアフタタツチコントロール回
路１５から到来するイニシアルタツチ信号
ITD及びアフタタツチ信号ATDに基づいて
形成される（第８図Ａ）。すなわちイニシア
ルタツチ信号ITDが乗算回路４１７において
第１系列パラメータ発生回路５Ａから到来す
るイニシアル定数βiと乗算されると共に、ア
フタタツチ信号ATDが乗算回路４１８にお
いて第１系列パラメータ発生回路５Ａから到
来するアフタ定数βaと乗算され、これらの
乗算結果が加算器４１９において加算されて
変数T_1a（ｔ）として上述の乗算回路４１５
に与えられる。また、イニシアル定数αiおよ
びアフタ定数αaは、定数発生回路３２７の
ROMの読出しが音色選択信号VSSにより行
なわれるため、音色選択スイツチ回路６にお
いて選択指定された音色に対応した値を持つ
ことになり、イニシアルタツチ信号ITDおよ
びアフタタツチ信号ATDはそれぞれ乗算回
路３７３，３７４において選択指定された音
色に対応して重みづけされることになる。こ
れにより、イニシアルタツチ信号ITDおよび
アフタタツチ信号ATDは選択指定された音
色に適した信号に変換されて、楽音信号の制
御に用いられることとなる。

このようにして得られた変数T_1a（ｔ）は
アフタタツチ信号ATDが演奏者の押鍵中に
キーに対して与える押し付け強さの変化に応
じて変化することにより、時間的変数となる
ものである。

(4‐4) 出力回路 出力回路４２１（第８図Ｂ）は上述の変調
波項演算回路３３３の出力T_1i（ｔ）・L₁
（ｔ）・sinD₁・ωtと、搬送波項演算回路３３
２の出力Ｂ１・ωtと、振幅項演算回路３３
１の出力Ｋ１・T_1a（ｔ）・A₁（ｔ）とに基づ
き、(3)式の第１項の出力を形成するもので、
先ず搬送波項演算回路３３２の出力及び変調
波項演算回路３３３の出力を加算器４２２に
て加算した後、ROM構成のsin関数発生器４
２３において出力sin｛B1・ωt＋T_1i（ｔ）・I₁
（ｔ）・sinD₁・ωt｝を発生させる。

すなわち、ROM４２３を読み出すための
アドレス信号を形成する加算器４２２の入力
は乗算器３４３の出力T_1i（ｔ）・L₁（ｔ）・
sinD₁・ωtと乗算器３３９の出力B₁・ωtの２
つであるが、T_1i（ｔ）はキータツチとキーの
音高／音域に対応して変化するため、乗算器
３４３の出力レベルはT_1i（ｔ）によつて変化
する。この結果ROM４２３の出力波形形状
はキータツチとキーの音高または音域によつ
て変化させられ、楽音の音色が変化させられ
ることになる。

このsin関数発生器４２３の出力は次に乗
算回路４２４において振幅項演算回路３３１
の出力と乗算され、かくして(3)式の第１項を
実現する出力K1・T_1a（ｔ）・A₁（ｔ）・sin
｛B1・ωt＋T_1i（ｔ）・I₁（ｔ）・sinD₁・ωt｝を
得る。

ところでこの第１項出力は、第１系列楽音
信号形成部７Ａに到来するキー情報IFK及び
タツチ情報IFTが時分割多重方式のデジタル
信号であるのに対応して、同様に時分割多重
方式のデジタル信号として処理された結果得
られたもので、かかるデジタル信号はＤ／Ａ
変換器４２５によつてアナログ信号に変換さ
れて最終的に時分割多重方式のアナログ信号
として楽音発生部８への第１項の楽音信号e₁
として送出される。

第２系列楽音信号形成部７Ｂについても同
様に、時分割多重方式のアナログ信号が楽音
発生部８への第２項の楽音信号e₂として送出
される。

一方第１系列楽音信号形成部７Ａの振幅項
演算回路３３１において形成された最小値検
出出力２DF′は、同様にして第２系列楽音信
号形成部７Ｂの振幅項演算回路において形成
された最小値検出出力２DF′と共に、デイケ
イ終了信号発生用アンド回路４１０に入力条
件として与えられ、両系列共にエンベロープ
波形出力ENVが最小値MINになつたときア
ンド回路４１０からデイケイ終了信号２DF
を発生する。この信号２DFはチヤンネルプ
ロセツサ１３のタイミングコントロール回路
に対して、クリア信号発生条件信号として与
えられる。

そこでタイミングコントロール回路はキー
コード記憶回路に対してクリア信号を送出
し、これにより記憶回路本体２３７の第１ス
テージ目に現に存在するチヤンネルの記憶を
クリアする。従つて以後当該チヤンネルに記
憶されていたキーコードKCに対応する音の
発音が停止され、このチヤンネルは空チヤン
ネルとなる。

さらに第１系列楽音信号形成部７Ａの振幅
項演算回路３３１の出力K1・T_1a（ｔ）・A₁
（ｔ）は、第２系列楽音信号形成部７Ｂの同
様の出力K2・T_2a（ｔ）・A₂（ｔ）と共に加算
回路４３０において加算され、その加算結果
がエンベロープ信号ΣKAとして前述のチヤ
ンネルプロセツサ１３の最小値記憶比較回路
２８０に与えられる。

しかるにエンベロープ信号ΣKAは、同時
発音すべき第１〜第16チヤンネルについて現
に発生している楽音のエンベロープを表わし
ており、従つて各チヤンネルごとにエンベロ
ープが最小値記憶比較回路２８０に記憶され
ている最小値より小さくなつたときこれが最
小値記憶回路２８０に最小値として記憶され
る。

〔5〕 楽音発生部 楽音発生部８はアンプ、スピーカ等でなるサ
ウンドシステムを有し、これにて第１系列及び
第２系列楽音信号形成部７Ａ及び７Ｂから到来
する時分割多重アナログ信号e₁及びe₂に含まれ
る第１〜第16チヤンネルの楽音信号を次々と楽
音として発生させる（第１図）。

このように第１〜第16チヤンネルの楽音は順
次マスタクロツクに同期して発生されるが、そ
の周期は短いので実際上人間の耳には全チヤン
ネルの音が同時に発音されたと同様の効果を与
えることになる。

以上のように、本発明によれば基本波形を記
憶した波形メモリを読み出すためのアドレス信
号を出力する加算器４２２にはキータツチとキ
ーの音声／音域に対応して変化する信号が入力
されているため、アドレス信号がキータツチ等
により変調されてその波形形状が変化し、この
結果最終的に読み出される楽音の音色が変化す
ることになる。

〔効果〕

このため、本発明によれば波形メモリ容量の増
加を招くことなく複雑なタツチレスポンプ制御お
よびキースケーリング制御が可能となる。

【図面の簡単な説明】

第１図はこの発明による電子楽器の一例を示す
系統図、第２図はその鍵盤情報発生部を示す系統
図、第３図Ａ，Ｂ及びＣは第２図のキー操作検出
回路を適用し得るキースイツチの動作機構を示す
平面図、側面図、及び一部拡大斜視図、第４図は
第２図のイニシアルタツチコントロール回路を示
す接続図、第５図は第２図のアフタタツチコント
ロール回路を示す接続図、第６図は第１図のパラ
メータ発生回路を示すブロツク図、第７図は第１
図の音色選択スイツチを示す接続図、第８図Ａ及
びＢは第１図の楽音信号形成部を２枚の図面に分
けて示す接続図、第９図はその音色関数発生回路
を示す接続図、第１０図はその基準音色波形を示
す波形図、第１１図は第８図の音量関数発生回路
を示す接続図、第１２図はその出力波形を示す波
形図である。 １……鍵盤情報発生部、５Ａ，５Ｂ……第１系
列、第２系列パラメータ発生回路、６……音色選
択スイツチ、７Ａ，７Ｂ……第１系列、第２系列
楽音信号形成部、８……楽音発生部、９……ダン
パペダル、１１……キー操作検出回路、１１Ａ…
…キースイツチ群、１１Ｂ……圧力検出素子群、
１２……キーコーダ、１３……チヤンネルプロセ
ツサ、１４……イニシアルタツチコントロール回
路、１４Ａ……測時論理回路、１４Ｂ……変換回
路、１５……アフタタツチコントロール回路、１
５Ａ……マルチプレクサ、１５Ｂ……Ａ／Ｄ変換
器、３３１……振幅項演算回路、３３２……搬送
波項演算回路、３３３……変調波項演算回路、３
４３……乗算器、３４４……音色関数発生回路、
３８１……音量関数発生回路、４２２……加算
器、４２３……sin関数発生器。

Claims (1)

1. 【特許請求の範囲】 １ (a) 複数のキーを有する鍵盤と、 (b) 楽音信号発生用の基本波形に関する波形デー
   タを記憶した波形メモリと、 (c) 前記鍵盤で操作されたキーの音高に対応する
   周期で繰返し変化する前記波形メモリ読出し用
   のアドレス信号を発生するアドレス信号発生手
   段と、 (d) 前記鍵盤で操作されたキーのタツチを検出し
   てタツチ情報を出力するタツチ検出手段と、 (e) 発生すべき楽音信号の基本的音色を指定する
   音色指定手段と、 (f) 前記音色指定手段で指定された基本的音色お
   よび前記タツチ情報に基づき前記アドレス信号
   の波形形状を変更するための変更情報を前記ア
   ドレス信号発生手段に出力するアドレス信号波
   形変更情報発生手段と を具え、 前記波形メモリから読み出された波形データに
   基づき楽音信号を発生するようにした電子楽器。 ２ (a) 発生すべき楽音信号の音高を指定する音
   高指定手段と、 (b) 楽音信号発生用の基本波形に関する波形デー
   タを記憶した波形メモリと、 (c) 前記音高指定手段で指定された音高に対応す
   る周期で繰返し変化する前記波形メモリ読出し
   用のアドレス信号を発生するアドレス信号発生
   手段と、 (d) 発生すべき楽音信号の基本的音色を指定する
   音色指定手段と、 (e) 前記音色指定手段で指定された基本的音色お
   よび前記音高指定手段で指定された音高又は該
   音高の音域に対応して前記アドレス信号の波形
   形状を変更するための変更情報を前記アドレス
   信号発生手段に出力するアドレス信号波形変更
   情報発生手段と を具え、 前記波形メモリから読み出された波形データに
   基づき楽音信号を発生するようにした電子楽器。