JPS6191722A - 主記憶起動方式 - Google Patents
主記憶起動方式Info
- Publication number
- JPS6191722A JPS6191722A JP59213816A JP21381684A JPS6191722A JP S6191722 A JPS6191722 A JP S6191722A JP 59213816 A JP59213816 A JP 59213816A JP 21381684 A JP21381684 A JP 21381684A JP S6191722 A JPS6191722 A JP S6191722A
- Authority
- JP
- Japan
- Prior art keywords
- data
- mask
- register
- main memory
- main storage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、1(「子計p1機において中央処理装置か
ら主記憶装(Vjに起動をかける方式に関し、特に。
ら主記憶装(Vjに起動をかける方式に関し、特に。
任意精度の浮動小数点演算のだめの主記憶起動方式に関
する。
する。
従来の主記憶起動方式を第2図に基づいて説明する。第
2図において、(1)は主記憶装置。
2図において、(1)は主記憶装置。
(2)は主記憶バス、(5)は主記憶起動用レジスタ、
(4)ii中央処理装置内の内部レジスタ、(5)は同
じく中央処理装置内の演算機である。
(4)ii中央処理装置内の内部レジスタ、(5)は同
じく中央処理装置内の演算機である。
従来、マイクロプログラム方式で主記憶装置(1)から
データを取シ出して、任意精度で浮動小数点演算を行な
う場合、まず該尚する精度以上でデータを主記憶装置(
1)より主記憶起動用し 。
データを取シ出して、任意精度で浮動小数点演算を行な
う場合、まず該尚する精度以上でデータを主記憶装置(
1)より主記憶起動用し 。
ジスタ(3)に取シ出す。次いで、レジスタ(5)のデ
ータを中央処理装置内の演n機(5)のAND操作によ
って加工し、加工したデータを内部レジスタ(4)にス
トアする。次いで、内部レジスタ(4)のデータを用い
、演舞1機(5)によシ四則演算を行なう。
ータを中央処理装置内の演n機(5)のAND操作によ
って加工し、加工したデータを内部レジスタ(4)にス
トアする。次いで、内部レジスタ(4)のデータを用い
、演舞1機(5)によシ四則演算を行なう。
従来の主記憶起動方式では以上のように処理されるため
、任意精度で演算を行なうには、そのだめのマイクログ
ログラムを開発しなければならず。
、任意精度で演算を行なうには、そのだめのマイクログ
ログラムを開発しなければならず。
しかも、そのマイクログログラムを支援する様々なソフ
トウェア(コン・ザイル)を加えて開発しなければなら
ないという問題があった。また、これらの処理をソフト
ウェアで行なうと、そのソフトウェアを作成しなおさな
ければならない。
トウェア(コン・ザイル)を加えて開発しなければなら
ないという問題があった。また、これらの処理をソフト
ウェアで行なうと、そのソフトウェアを作成しなおさな
ければならない。
この発明は上述した従来の問題点に鑑みなされたもので
あシ、その目的は、マイクロプログラムを特別に開発す
る必要もなく、まだソフトウェアも作成しなおす必少も
なく、任意精度の浮動小数点演算が行なえる主記憶起動
方式を提供するととにある。
あシ、その目的は、マイクロプログラムを特別に開発す
る必要もなく、まだソフトウェアも作成しなおす必少も
なく、任意精度の浮動小数点演算が行なえる主記憶起動
方式を提供するととにある。
この発明の主記憶起動方式では、主記憶装置から読み出
したデータあるいは書き込もうとするデータを、プログ
ラム状態語に含ませた指定データに基づいてマスキング
することによシ、指定した精度のデータに加工し、その
加工されたデータを主記憶起動用レジスタにストアする
か、あるいは主記憶装置に書き込むようにした。
したデータあるいは書き込もうとするデータを、プログ
ラム状態語に含ませた指定データに基づいてマスキング
することによシ、指定した精度のデータに加工し、その
加工されたデータを主記憶起動用レジスタにストアする
か、あるいは主記憶装置に書き込むようにした。
〔作 用〕
この発明の式記憶起動方式にあっては、任意精度に加工
されたデータが主記憶起動用レジスタにストアされるの
で、通常の浮動小数点演算ロジックのみで任意精度の演
算が行なえる。
されたデータが主記憶起動用レジスタにストアされるの
で、通常の浮動小数点演算ロジックのみで任意精度の演
算が行なえる。
この発明の一実施例による主記憶起動方式の構成を第1
図に示している1、第1図において、主記憶装置(1)
、主記憶バス(2)、主記憶起動用レジスタ(5)、中
央処理装置内の内部レジスタ(4)および演n機(5)
は従来と同じである。
図に示している1、第1図において、主記憶装置(1)
、主記憶バス(2)、主記憶起動用レジスタ(5)、中
央処理装置内の内部レジスタ(4)および演n機(5)
は従来と同じである。
この発明では次の構成が加わっている。つまり。
(6)は主記憶起動用中間レジスタ、(7)はマスクレ
ジスタ、(8)はマスクデータ用ローカルストレージ、
(9)はプログラム状態語、 (10)はデータのマス
ク演算機である。
ジスタ、(8)はマスクデータ用ローカルストレージ、
(9)はプログラム状態語、 (10)はデータのマス
ク演算機である。
主記憶装置(1)から取り出したデータは、まず主記憶
起動用中間レジスタ(6)にストアされる。この中間レ
ジスタ(6)のデータがマスク演算機(10)において
マスクレジスタ(7)のマスクデータとAND演算され
、その演算結果であるマスク処理後のデータが主記憶起
動用レジスタ(5)にストアされる。この主記憶起動用
レジスタ(5)のデータが、中央処理装置内の演痒機(
5)において通常の浮動小数点演算ロジックで四則演算
される。
起動用中間レジスタ(6)にストアされる。この中間レ
ジスタ(6)のデータがマスク演算機(10)において
マスクレジスタ(7)のマスクデータとAND演算され
、その演算結果であるマスク処理後のデータが主記憶起
動用レジスタ(5)にストアされる。この主記憶起動用
レジスタ(5)のデータが、中央処理装置内の演痒機(
5)において通常の浮動小数点演算ロジックで四則演算
される。
上記ノマスクレジスタ(7)に入るデータ、すナワチマ
スク・ダターンは、プログラム状態語(9)に含まれた
マスク用ビット数の情報によつ°C決定される。つまり
、マスクデータ用ローカルストレージ(8)中のデータ
のうち、プログラム状態語(9)のマスク用ビット数に
対応したデータがマスク14ターンとしてマスクレジス
タ(7)に入る。
スク・ダターンは、プログラム状態語(9)に含まれた
マスク用ビット数の情報によつ°C決定される。つまり
、マスクデータ用ローカルストレージ(8)中のデータ
のうち、プログラム状態語(9)のマスク用ビット数に
対応したデータがマスク14ターンとしてマスクレジス
タ(7)に入る。
乙のようにして、中間レジスタ(6)のデータが任意の
精度に加工されてから主記憶起動用レジスタ(3)に入
シ、演算に供される。したがって、通常の浮動小数点演
算ロジックだけで任意N8:の演算が行なえる。
精度に加工されてから主記憶起動用レジスタ(3)に入
シ、演算に供される。したがって、通常の浮動小数点演
算ロジックだけで任意N8:の演算が行なえる。
また、マスクビット・ダターンの指定情報は演算するソ
フトウェアのプログラム状態語(9)に含ませているた
め、アプリケーショングログラムは倍精度でコンパイル
するのみで良く、任意精度の演算を行なうときにアノ0
リケーシヨン!ログラムを何ら変更する必要がない。
フトウェアのプログラム状態語(9)に含ませているた
め、アプリケーショングログラムは倍精度でコンパイル
するのみで良く、任意精度の演算を行なうときにアノ0
リケーシヨン!ログラムを何ら変更する必要がない。
なお上記実施例では、主記憶装置からのデータ読み出し
のみを記述したが、データ書き込みにも同様の方式をと
ることによシ、任意精度演算装置としてよシ完全なもの
になる。
のみを記述したが、データ書き込みにも同様の方式をと
ることによシ、任意精度演算装置としてよシ完全なもの
になる。
以上詳細に説明したように、この発明の主記憶起動方式
によれば、通常の浮動小数点演算(−ロジックだけで任
意精度演算が行なえ、任意精度演Tのためにマイクロプ
ログラムを特別に開発する必要もなく、またソフトウェ
アを作成しなおす必要もない。
によれば、通常の浮動小数点演算(−ロジックだけで任
意精度演算が行なえ、任意精度演Tのためにマイクロプ
ログラムを特別に開発する必要もなく、またソフトウェ
アを作成しなおす必要もない。
またこの発明によれば、アプリケーショングログラムの
精度が何ビットあれば良いかをシュミレーションする場
合、アプリケーショングログラムをまったく変更せずに
任意精度の演算ができる。
精度が何ビットあれば良いかをシュミレーションする場
合、アプリケーショングログラムをまったく変更せずに
任意精度の演算ができる。
そのため、アプリケーション対応の電子計算に選択を行
なう場合の粘度問題での解答を容易に得ることができる
、といった効果も奏する。
なう場合の粘度問題での解答を容易に得ることができる
、といった効果も奏する。
第1図はこの発明の一実施例による主記憶起動方式のブ
ロック図、第2図は従来の主記憶起動方式のブロック図
である。 図において%(1)は主記憶装置、(2)は主記憶バス
、(5)は主記憶起動用レジスタ、(4)は中央処刑1
装は内の内部レジスタ、(5)は中央処理装伊7内の演
算機、(6)は主記憶起動用中間レジスタ、(7)はマ
スクレジスタ、(8)はマスクデータ用ローカルストレ
ージ、(9)はグログラム状態語、(10)はデータの
マスク演算機である。 なお、各図中の同一符号は同一まだは相当部分を示す。 代理人 弁理士 大 岩 増 雄 (tXか2名) 第1図 第2図
ロック図、第2図は従来の主記憶起動方式のブロック図
である。 図において%(1)は主記憶装置、(2)は主記憶バス
、(5)は主記憶起動用レジスタ、(4)は中央処刑1
装は内の内部レジスタ、(5)は中央処理装伊7内の演
算機、(6)は主記憶起動用中間レジスタ、(7)はマ
スクレジスタ、(8)はマスクデータ用ローカルストレ
ージ、(9)はグログラム状態語、(10)はデータの
マスク演算機である。 なお、各図中の同一符号は同一まだは相当部分を示す。 代理人 弁理士 大 岩 増 雄 (tXか2名) 第1図 第2図
Claims (1)
- (1)主記憶装置から読み出したデータあるいは書きき
込もうとするデータを、プログラム状態語に含ませた指
定データに基づいてマスキングすることにより、指定し
た精度のデータに加工し、その加工されたデータを主記
憶起動用レジスタにストアするか、あるいは上記主記憶
装置に書き込むことを特徴とする主記憶起動方式。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59213816A JPS6191722A (ja) | 1984-10-12 | 1984-10-12 | 主記憶起動方式 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59213816A JPS6191722A (ja) | 1984-10-12 | 1984-10-12 | 主記憶起動方式 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6191722A true JPS6191722A (ja) | 1986-05-09 |
Family
ID=16645502
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP59213816A Pending JPS6191722A (ja) | 1984-10-12 | 1984-10-12 | 主記憶起動方式 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6191722A (ja) |
-
1984
- 1984-10-12 JP JP59213816A patent/JPS6191722A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US3781810A (en) | Scheme for saving and restoring register contents in a data processor | |
JPS6227412B2 (ja) | ||
JPS5911921B2 (ja) | 数値制御装置 | |
JPH034936B2 (ja) | ||
JPS6191722A (ja) | 主記憶起動方式 | |
JPS6148174B2 (ja) | ||
JPS5844551A (ja) | デ−タ書込み制御方式 | |
JP2573711B2 (ja) | マイクロサブルーチン制御方式 | |
JPS6149695B2 (ja) | ||
JP2657947B2 (ja) | データ処理装置 | |
JPS59116874A (ja) | 計算機システムのデ−タ処理装置 | |
JPS6220034A (ja) | プログラム状態語切換制御方式 | |
JPS63249206A (ja) | プログラマブルコントロ−ラ | |
JPS61109149A (ja) | デ−タ処理装置 | |
JPS59121455A (ja) | プレフイクシング方式 | |
JPS6027417B2 (ja) | デ−タ処理装置 | |
JPS60175161A (ja) | メモリアクセス方式 | |
JPS61223947A (ja) | 処理装置の未定義命令検出方法 | |
JPS60169936A (ja) | 演算処理装置 | |
JPH0155496B2 (ja) | ||
JPH01236327A (ja) | 割込みマスク制御方法 | |
JPS6194143A (ja) | デ−タ転送装置 | |
JPH01136238A (ja) | 演算装置 | |
JPS6125248A (ja) | ベ−スレジスタ専用ア−キテクチヤ | |
JPH0264828A (ja) | アドレストレース回路 |