JPS6190468A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS6190468A JPS6190468A JP21204684A JP21204684A JPS6190468A JP S6190468 A JPS6190468 A JP S6190468A JP 21204684 A JP21204684 A JP 21204684A JP 21204684 A JP21204684 A JP 21204684A JP S6190468 A JPS6190468 A JP S6190468A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- layer
- active layer
- nitride film
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 25
- 238000004519 manufacturing process Methods 0.000 title claims description 9
- 239000012535 impurity Substances 0.000 claims abstract description 13
- 238000000034 method Methods 0.000 claims abstract description 13
- 239000000758 substrate Substances 0.000 claims abstract description 12
- 238000005468 ion implantation Methods 0.000 abstract description 9
- 238000010438 heat treatment Methods 0.000 abstract description 7
- 238000009792 diffusion process Methods 0.000 abstract description 4
- 238000001259 photo etching Methods 0.000 abstract description 4
- 230000015572 biosynthetic process Effects 0.000 abstract description 3
- 238000005530 etching Methods 0.000 abstract description 2
- 238000002347 injection Methods 0.000 abstract description 2
- 239000007924 injection Substances 0.000 abstract description 2
- 150000004767 nitrides Chemical class 0.000 abstract 3
- 229910001218 Gallium arsenide Inorganic materials 0.000 abstract 2
- 238000010494 dissociation reaction Methods 0.000 abstract 1
- 230000005593 dissociations Effects 0.000 abstract 1
- 238000001704 evaporation Methods 0.000 abstract 1
- 230000008020 evaporation Effects 0.000 abstract 1
- 238000009413 insulation Methods 0.000 abstract 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 5
- 238000007796 conventional method Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 229920001296 polysiloxane Polymers 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 229940035289 tobi Drugs 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
- H01L29/812—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a Schottky gate
- H01L29/8128—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a Schottky gate with recessed gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
不発ＢＡは、半導体装Ｃの製造方法に関するものでろる
。
。
従来例の構成とその問題点
従来、半導体装Ｉｌ！（以下ＦＩＴと略す）を作製する
場合、／−ス、ドレインのオルミック居およびゲートの
活性層は、２回のイオン注入技術により行なっている。
場合、／−ス、ドレインのオルミック居およびゲートの
活性層は、２回のイオン注入技術により行なっている。
この従来の方法では、活性層とオーｆ、り屡の濃度差が
大きく、イオン注入技術により注入された注入イオンを
活性化するために行なう高温熱処理により、不純物の横
方向拡散が起こシ、Ｆ！τの閾値電圧が±ｏ、ｏａｖバ
ック龜、また歩留りも３０襲程度でｂ夕問題となる。
大きく、イオン注入技術により注入された注入イオンを
活性化するために行なう高温熱処理により、不純物の横
方向拡散が起こシ、Ｆ！τの閾値電圧が±ｏ、ｏａｖバ
ック龜、また歩留りも３０襲程度でｂ夕問題となる。
発明の目的
本発明の目的は、注入後の不純物の横方向拡散による閾
値電圧のバラつきの小さな半導体装置を提供することに
ｂる。
値電圧のバラつきの小さな半導体装置を提供することに
ｂる。
発明の構成
本発明の半導体装置の製造方法は、半導体の一主面に、
−導′を梨の半導体層を形成する工程と。
−導′を梨の半導体層を形成する工程と。
前記半導体の厚みを横切って前記半導体基板の真直に凹
形の溝を形成する工程と、前記半導体基板を熱処理して
前記凹形の溝の底部に前記半導体層と同一導電型で不純
物濃度の低い活性層を形成する工程と、前記ｔＢ性層に
ゲート電極を、前記活性層の左右の前記半導体層にそれ
ぞれンース電砥、ドレイン電極を形成する工種とで構成
される。
形の溝を形成する工程と、前記半導体基板を熱処理して
前記凹形の溝の底部に前記半導体層と同一導電型で不純
物濃度の低い活性層を形成する工程と、前記ｔＢ性層に
ゲート電極を、前記活性層の左右の前記半導体層にそれ
ぞれンース電砥、ドレイン電極を形成する工種とで構成
される。
実施例の説明
以下本発明を実施例に基づき詳細に説明する。
第１図は１本発明の一実施例を示す工程図である。
第１図（Ａ）において、Ｇ＆ムｌ半絶縁性基板１０表面
にシリコ／をイオン注入（１ｅｓｏｋ・マ 。
にシリコ／をイオン注入（１ｅｓｏｋ・マ 。
Ｉ Ｘ １０” ａ；７’ ）にし、イオン注入層２を
形成する。その後％ＯＹＤによシリコン窒化膜３を堆積
させ、ホトエツチング技術により、グレーティングのた
めの窓４をあける。 ＨＦ ： ＨＮＯｓ ： ＦＩｓ
ＰＯａのエツチング液によシ、第１図（ｂ）Ｋ示すよう
に凹形の＠Ｓを形成する。この時イオン注入層２の厚さ
が１．ｕｍであれば、１μｍ以上の工、チング溝６の形
成が必要である。
形成する。その後％ＯＹＤによシリコン窒化膜３を堆積
させ、ホトエツチング技術により、グレーティングのた
めの窓４をあける。 ＨＦ ： ＨＮＯｓ ： ＦＩｓ
ＰＯａのエツチング液によシ、第１図（ｂ）Ｋ示すよう
に凹形の＠Ｓを形成する。この時イオン注入層２の厚さ
が１．ｕｍであれば、１μｍ以上の工、チング溝６の形
成が必要である。
凹形＠６の形成のための工、チ／グ後％第１図（ｅ）に
示すように５ＡＩＩＥ下で８ｅ５０Ｃ４０分間熱処理を
行ない、ｒ！！ＪＳＳＯ片部のＧａム廖の解離成長くよ
り活性層６を形成する。
示すように５ＡＩＩＥ下で８ｅ５０Ｃ４０分間熱処理を
行ない、ｒ！！ＪＳＳＯ片部のＧａム廖の解離成長くよ
り活性層６を形成する。
その後、シリコン窒化膜２を除去し、新たに、シリコン
窒化膜７を堆積させ、従来のホトエツチング技術と蒸着
技術により、オーミック電極でろるノース電極８、ドレ
イン′ｇＬ極９を、ンー、トキ電極であるゲート電極１
０を形成する。前記製造工程によや半導体装置（Ｆ冨り
が得られる。
窒化膜７を堆積させ、従来のホトエツチング技術と蒸着
技術により、オーミック電極でろるノース電極８、ドレ
イン′ｇＬ極９を、ンー、トキ電極であるゲート電極１
０を形成する。前記製造工程によや半導体装置（Ｆ冨り
が得られる。
次に凹部に形成される活性層の不純物濃度について説明
する。
する。
第２図は、ソース、ドレインの注入層の不純物濃度を熱
処理によつて形成される溝部と形成された活性層６の不
純物濃度の関係を示す。活性層６は熱処理にようて溝片
部のＧ＆ム■が解離し％溝底部に溜まるような形で形成
され、イオン注入のドーズ量がＩ Ｘ １ｄ’Ｊのとき
、ソース、ドレインのオーミック層の不純物濃度は ｌ
Ｘ １０”ｅｌＲ” ＊活性層６の不純物濃度はｅｊ
Ｘ１０’ｍ”程度となる。
処理によつて形成される溝部と形成された活性層６の不
純物濃度の関係を示す。活性層６は熱処理にようて溝片
部のＧ＆ム■が解離し％溝底部に溜まるような形で形成
され、イオン注入のドーズ量がＩ Ｘ １ｄ’Ｊのとき
、ソース、ドレインのオーミック層の不純物濃度は ｌ
Ｘ １０”ｅｌＲ” ＊活性層６の不純物濃度はｅｊ
Ｘ１０’ｍ”程度となる。
本発明の製造工程によシ、１ウエハー内のＦ冨τの閾値
電圧のバラつきは、均一な不［物ａ度の活性層形成によ
少±０．０３マとなシ従来の半分程度に減少し、歩留り
も不純物の横方向拡散が制御されるため、１ｏ−程度向
上し４０チとなつた。
電圧のバラつきは、均一な不［物ａ度の活性層形成によ
少±０．０３マとなシ従来の半分程度に減少し、歩留り
も不純物の横方向拡散が制御されるため、１ｏ−程度向
上し４０チとなつた。
なお、半絶縁性基板は（）ａム１に限らず、 Ｉ、Ｐな
どでもよく、絶縁膜もシリコン窒化膜に限らず。
どでもよく、絶縁膜もシリコン窒化膜に限らず。
シリコン酸化膜など、本発明の製造工程の高温熱処理に
耐見うる瞑であればよい。また第１図に示し九冥流側で
は、（）−ムー半絶縁性基板の狭面にイオン注入によシ
半導体層を形成したが、液相エビタ午シャル６るいは分
子線エビタキクヤルなどのエピタキシャル法を用いて形
成してもよい。
耐見うる瞑であればよい。また第１図に示し九冥流側で
は、（）−ムー半絶縁性基板の狭面にイオン注入によシ
半導体層を形成したが、液相エビタ午シャル６るいは分
子線エビタキクヤルなどのエピタキシャル法を用いて形
成してもよい。
発明の効果
本発明によシ、１回のイオン注入および基板表面上の凹
溝形成の工、チング工程、更に熱処理工程のみで活性層
を形放し、閾［を圧のバラつきを従来の半分以下に抑え
１歩留りも向上できた。このことによ）１本発明は半導
体装置の製造方法において有効でらることがわかる。
溝形成の工、チング工程、更に熱処理工程のみで活性層
を形放し、閾［を圧のバラつきを従来の半分以下に抑え
１歩留りも向上できた。このことによ）１本発明は半導
体装置の製造方法において有効でらることがわかる。
第」図（ａ）〜（両社本発明の一実施例を示すＦ鳶τの
製造工程図、第２図はオーｆ、り層不純物濃度と活性層
不純物濃度の関係を示す図である。 １・・・・・・Ｇａム−半絶縁性基板、２・・・・・・
オーミ、り層（ノース、ドレイ７）、３．７・・・・・
・シリコン窒化膜、４・・・・・・活性層用工、チング
窓、６・・・・・・凹溝、６・・・・・・活性層。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名１１
ｅｌｌ 第 ２ 国
製造工程図、第２図はオーｆ、り層不純物濃度と活性層
不純物濃度の関係を示す図である。 １・・・・・・Ｇａム−半絶縁性基板、２・・・・・・
オーミ、り層（ノース、ドレイ７）、３．７・・・・・
・シリコン窒化膜、４・・・・・・活性層用工、チング
窓、６・・・・・・凹溝、６・・・・・・活性層。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名１１
ｅｌｌ 第 ２ 国
Claims (1)
- 半導体基板の一主面に、一導電型の半導体層を形成す
る工程と、前記半導体層の厚みを横切って前記半導体基
板の表面に凹形の溝を形成する工程と、前記半導体基板
を熱処理して、前記凹形の溝の底部に前記半導体層と同
一導電型で不純物濃度の低い活性層を形成する工程と、
前記活性層にゲート電極を、前記活性層の左右の前記半
導体層にそれぞれソース電極、ドレイン電極を形成する
工程を含むことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21204684A JPS6190468A (ja) | 1984-10-09 | 1984-10-09 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21204684A JPS6190468A (ja) | 1984-10-09 | 1984-10-09 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6190468A true JPS6190468A (ja) | 1986-05-08 |
Family
ID=16615969
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21204684A Pending JPS6190468A (ja) | 1984-10-09 | 1984-10-09 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6190468A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62296566A (ja) * | 1986-06-17 | 1987-12-23 | Matsushita Electronics Corp | 電界効果トランジスタおよびその製造方法 |
-
1984
- 1984-10-09 JP JP21204684A patent/JPS6190468A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62296566A (ja) * | 1986-06-17 | 1987-12-23 | Matsushita Electronics Corp | 電界効果トランジスタおよびその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0640582B2 (ja) | 絶縁ゲ−ト電界効果トランジスタの製造方法 | |
| JPS60201666A (ja) | 半導体装置 | |
| JPS5999776A (ja) | シヨツトキ−ゲ−ト型電界効果トランジスタの製造方法 | |
| JPS6190468A (ja) | 半導体装置の製造方法 | |
| JPS59147464A (ja) | 電界効果トランジスタ | |
| US3686544A (en) | Mosfet with dual dielectric of titanium dioxide on silicon dioxide to prevent surface current migration path | |
| JPS62229880A (ja) | 半導体装置及びその製造方法 | |
| US5214003A (en) | Process for producing a uniform oxide layer on a compound semiconductor substrate | |
| JPH0543291B2 (ja) | ||
| JPS6292327A (ja) | 半導体装置及びその製造方法 | |
| JPS6347982A (ja) | 半導体装置 | |
| JPS60245180A (ja) | 半導体装置の製造方法 | |
| JPS628573A (ja) | 半導体装置およびその製造方法 | |
| JPS588590B2 (ja) | ショットキ障壁ゲ−ト型電界効果トランジスタの製造方法 | |
| JPS62291070A (ja) | 半導体装置の製造方法 | |
| JPH0695530B2 (ja) | 半導体装置の製造方法 | |
| JPH0797634B2 (ja) | 電界効果トランジスタとその製造方法 | |
| JP2771553B2 (ja) | 半導体素子の製造方法 | |
| JPH01107577A (ja) | 電界効果トランジスタの製造方法 | |
| JPS6147670A (ja) | 半導体装置の製造方法 | |
| JPS6360566A (ja) | 半導体装置 | |
| JPS60257177A (ja) | 化合物半導体素子の作製方法 | |
| JPH0380542A (ja) | 半導体集積回路装置 | |
| JPH0216008B2 (ja) | ||
| JPS6010787A (ja) | シヨツトキ−障壁型ｆｅｔの製造方法 |