JPS6188632A - デ−タ伝送制御方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は、データ伝送用Ｉ／Ｏデバイスを持つ計算機シ
ステムを」−記Ｉ／Ｏデバイスで複数台の計算機システ
ムをループ状に接続したループ式データ伝送方式に係り
、特に、高速でデータ伝送を行なうのに好適なループ式
データ伝送制御方式に関する。

〔発明の背景〕

従来のループ式データ伝送方式では、伝送制御用プロセ
ッサの共通バスに接続された伝送用■／Ｏデバイスが回
線のデータを受信し、１語長ずつ、データを読み込んで
いる。この−例を第１図に示す。

伝送制御用プロセッサ１は、データ伝送用Ｉ／Ｏデバイ
ス２が、受信した受信データを１語長ととにデータ伝送
用Ｉ／Ｏデバイス２より出力される割込信号７によって
起動される割込プログラムによって、１語長ごとに受信
データをデータバス６を通して、取り込む。受信フレー
ムの先頭の同期ワードに続く、データの内容を計算機に
よりチェックして、伝送モードを計算機から切り替える
。

伝送モードには、下流へデータを通過させながら、受信
データを計算機に取り込むスルーモードと、下流へデー
タを通過させないで、一旦、計算機に取り込み、計算機
で判断して、下流へ再度伝送するストアアンドフォワー
ドモードがあり、この２つのモードを計算機からＩ／Ｏ
デバイスのコントロールレジスタに書き込むことによっ
て、選択する。従って、ループの回線速度が計算機の処
理速度に比して速くなってくると、Ｉ／Ｏデバイスがデ
ータを受信しても、下流へ通過させるべきデータでない
ものも、モードの切替指令を出力するための処理が遅い
ため、下流へ通過してしまう欠点がある。

これを解決するには、計算機の処理速度を速くする必要
があるが、これを実現するには、大規模な回路が必要と
なり、装置の小型軽量化、コストパフォーマンスの点で
困難である。

〔発明の目的〕

本発明の目的は、データ伝送用Ｉ／Ｏデバイスを持つ計
算機システムを伝送用Ｉ／Ｏデバイスの送受信線でルー
プ状にｎ個（ｎ≧２）接続したループ伝送システムにお
いて、−上記計算機システムがデータ伝送用Ｉ／Ｏデバ
イスを通して、１フレームのデータを受信するとき、あ
らかじめ登録された受信内容を示すパターンと受信デー
タの内容が一致したとき、データの下流への通過を抑制
することによってデータ伝送を簡単かつ確実に行なわせ
るループ式データ伝送制御方式を提供することにある。

〔発明の概要〕

上記目的で述べた）レープ式伝送制御装置において、Ｄ
ＭＡ転送により、伝送Ｉ／Ｏデバイスを通して、データ
を受信する際、データ受信のモードに各伝送用Ｉ／Ｏで
下流にデータを通過させるとともに、該計算機にデータ
を取り込む、スルー受信モードと、下流への送信は、一
旦打ち切り、一度受信してから受信データを送信ポート
から再度送信するストアアンドフォワード受信モードが
ある。

スルー受信モードにおいて、ＤＭＡ転送を行なうと、回
線の転送速度に対して、計算機の処理速度が遅く、１フ
レームのデータ長が短かい場合には、データの通過を中
断すべきデータあるいは。

ストアアンドフォワードすべきデータであっても、計算
機がデータの受信を認識して、ストアアンドフォワード
受信モードに切り替える時間が十分とれず、データが下
流に通過してしまう。

従って、このような場合は、スルーモード受信をあきら
めなければならない。

本発明は、これを解決するため、コード化された受信デ
ータの内容を記憶する記憶装置を設け。

この記憶装置にあらかじめ、受信データの内容を示すパ
ターンを記憶しておき、データを受信したとき、同期フ
ラグに続く、受信データ内容を示す語と、上記記憶装置
の記憶パターンとが一致したことにより、トラップすべ
きデータであることを検知する手段を設け、さらに、そ
のトラップ検知信号により、データの通過を阻止するた
めに、伝送用Ｉ／Ｏの下流に設けた伝送モード切替器に
より、送信データの出力を抑制するため、出力データを
例えばｌｌｉｇｈの状態に保つ。こうすることによって
、トラップすべきデータは、Ｉ／Ｏデバイスからのデー
タの受信と同時に伝送モード切替器により、下流への通
過を阻止される。

さらに、伝送モード切替器は、伝送用Ｉ／Ｏからデータ
を送信するための送信要求信号により、リセットされ、
下流へのデータの送信を可能にする。

〔発明の実施例〕

以下、本発明の実施例を第２図により説明する。

伝送制御装置（ＮＣＰ）は、伝送制御を行なう計算機１
、そのバス６を介して接続された、伝送用Ｉ／Ｏデバイ
ス２、ＤＭＡ転送用記憶装置３、ＤＭＡコントローラ９
および伝送モード切替信号発生器／Ｏと、伝送モード切
替器１１から構成される。

計算機１は、ＤＭＡ転送記憶装Ｍ３に送信データをセッ
トし、ＤＭＡコントローラを起動して、伝送用Ｉ／Ｏデ
バイス２からデータを送信する。

この伝送用Ｉ／ＯデバイスはＨＤＬＣ手順をサポートす
るＬＳＩである。

伝送用Ｉ／Ｏデバイス２がらの送信データ５（ＴＤ）は
、伝送モード切替器１１を介して、送信データ出力信号
１５　（ＴＤｏｕｔ）として、ループ上に送信される。

伝送用Ｉ／Ｏデバイスが送信になったときは、伝送用Ｉ
／Ｏから出力される送信要求信号１６が、伝送モード切
替信号発生器／Ｏをリセットし、伝送モード切替信号１
４をリセットする。伝送モード切替信号１４は、リセッ
トされたら、送信データＴＤをそのまま送信データ出方
信号として出方する。

次に、データを受信する際は、計算機１は受信用のＤＭ
Ａ転送バッファを確保しておき、ＤＭＡコントローラの
チャネルを受信モードにセラ１〜する。

受信データ４　（ＲＤ）は１フレームのデータ形式が、
第３図のようになっており、同期フラグの次にデータの
内容を示すコードが続き、その後Ｄ　ａｔａの内容、フ
レームの内容をチェックするフレームチェックシーケン
ス（Ｆｅ２）信号データの最後を示す同期フラグとなっ
ている。

伝送用Ｔ／Ｏデバイスは、ＤＭＡ転送モードにセットさ
れ、上記のフレームデータを一語長ずつ受信する。

各−語長受信のたびに伝送用Ｉ／’Ｏがら転送要求信号
１２がＤＭＡコントローラに出力され、ＤＭＡコントロ
ーラは、受信データを伝送用■／○デバイスから、ＤＭ
Ａ転送記憶装Ｍ３に転送する。上記フレームデータの内
容コードを受信したとき、伝送モード切替信号検出タイ
ミング信号１３が、ＤＭＡコントローラから伝送モード
切替信号発生器／Ｏに出力される。

伝送モード切替信号発生器／Ｏはあらかじめ計算機１か
らトラップすべき内容コードのパターンを登録された内
容コード記憶装置の内容と、ＤＭＡによって読み出した
受信データの内容が一致したときは、受信データを下流
に通過させないようにするため、伝送モード切替信号１
４をセットし、伝送モード切替器１４に出力する。

伝送モード切替器１４は、伝送モード切替信号１４がセ
ットされたことにより、送信データ出力信号１５を例え
ばＨｉｇｈに固定し、以後の受信データの通過を阻止す
る。登録された以外の内容コードの場合は、伝送モード
切替信号はセットされない。

その後、計算機１は、受信データの内容をチェックして
、伝送用Ｉ／Ｏデバイスのモードをスルーモードにする
か、ストアアンドフォワードモードにするかを選択する
。

次に、第４図により、ＤＭＡ出力する伝送モード切替タ
イミング信号１３．１３’の発生方法について、説明す
る。Ｔ）ＭＡは、例えば、アドレスカウントレジスタ９
ａ、データカウントレジスタ９ｂ、コントロールレジス
タ９ｃ、ステータスレジスタ９ｄより構成されており、
９ａにＤＭＡ転送用記憶装置の転送アドレスを、９ｂに
、転送語数を、９ｃにＤＭＡに使用するＩ／Ｏデバイス
のアドレスコードおよび、受信／送信モードを示すＲ／
Ｓ信号を、ステータスレジスタ９ｄにＤＭＡコントロー
ラの転送状態を示すコントロールステータス、例えば、
受信の場合については、受信準備完了ＲＤＹ、受信中Ｂ
ＳＹ、受信完了ＣＭＰＬ。

アイドル状態ＩＤＬＥをセットする。

各レジスタ９ａ、９ｂ、９ｃ、９ｄは各チャネルごとに
設置される。

以下、１チヤネルのみの動作について説明する。

伝送用Ｉ／Ｏデバイスがデータを受信すると、転送要求
信号１２が伝送用Ｉ／Ｏデバイスから出力される。一方
、各レジスタからは、そのチャネルに対応して信号が出
力される。

データカウントレジスタから、データカウントが出力さ
れ、同期フラグに続く受信データの内容コードの受信タ
イミングをデコーダ９ｅで受信デ−タカラント値をデコ
ードすることによって検出し、ＡＮＤゲート９ｇに入力
する。コントロールレジスタ９Ｃからは、受信／送信モ
ード信号Ｒ／Ｓ信号が出力され、ＡＮＤゲート９ｇに入
力され、また、デバイスセレクト信号が出力され、デコ
ーダ９ｆによってデコードされて、ＡＮＤゲート９ｇに
入力される。

ステータスレジスタ９ｄからは、受信準備完了を示すＲ
ＤＹ信号が出力され、ＡＮＤゲート９ｇに入力される。

このＲＤＹ信号は、ＤＭＡの準備完了を示し、ＤＭＡ転
送中も出力され、ＤＭＡ転送完了後からＤＭＡの準備完
了するまでは、出力されない。

ＡＮＤゲート９ｇには、さらに、伝送用Ｉ／Ｏデバイス
２からの転送要求信号１２が入力され、各入力のＡＮＤ
をとった結果を伝送モード切替タイミング信号１３とし
て、伝送モード切替信号発生器／Ｏに出力する。

また、転送要求信号１２がＤＭＡコントローラに入力さ
れても、ＤＭＡのステータスが準備完了ＲＤＹになって
いないときも、受信データをそのまま、通過させると、
その伝送用Ｉ／Ｏデバイスは、データを受信できなくな
るので、データの通過を中断させなければならない。そ
こでＲＤＹ信号をインバータ９ｈで反転したＲＤＹ信号
と、転送要求信号１２、デバイスセレクト信号、受信モ
ード信号Ｒ／ＳをＡＮＤゲート９１に入力し、ＡＮＤし
た結果を伝送モード切替タイミング信号１３′として、
伝送モード切替信号発生器／Ｏに出力する。

第５図に、伝送モード切替信号発生器の一実施例を示す
。

計算機１は、データバスを経由して、記憶装置／Ｏａ１
〜／Ｏａ、（ｉは語のｂｉｔ数）に受信データの内容コ
ードをビットパターンで登録する。

該当するビットを登録したいときは、該当ビットにＬｏ
ｗをセットする。登録したビットパターンはインバータ
］Ｏｂで反転されて、ＡＮＤゲート／Ｏｃに入力され、
伝送用Ｉ／Ｏデバイスからデータバスを介して入力され
る受信データとＡＮＤをとり、さらにそのＡＮＤゲート
／Ｏｏの出力をＮＯＲゲート／Ｏｄに入力する。′こう
すると登録したビットに対応する受信データめビットが
すべてＬｏｗであるデータを受信したときにＮＯＲゲー
ト／Ｏｄの出力がＨｉｇｈとなる。

ＮＯＲゲート／Ｏｄの出力と伝送モード切替タイミング
信号１３をＡＮＤゲート／Ｏｅの入力としそ、ＡＮＤを
取り、ＯＲゲート／Ｏｆの入力とする。／Ｏｆの出力は
、記憶装置／Ｏｇのセット入力に接続されていて、ＮＯ
Ｒゲート／Ｏｄの出力がＨｉｇｈで、伝送モード切替タ
イミング信号がＨｉｇｈ出力のとき、／Ｏｇの出力であ
る伝送モード切替信号１４をＨｉｇｈにセット量る。

従って、あらかじめ記憶装置１１．　Ｏａ　１〜／Ｏａ
１にセットされたビットパターンのうち、Ｌｏｗ（７）
セットされたビットが、受信データにおいてもすべてＬ
ｏｗのときのみ、伝送モード切替信号１４が出力される
。

同様にして、伝送モード切替タイミング信号１３′がＨ
ｉｇｈのときにも、伝送モード切替信号１４がＨｉｇｈ
出力される。すなわち、受信準備完了ＲＤＹがＬｏｗの
ときは、伝送モード切替信号が出力される。次に、送信
データを出力したいときに、伝送用Ｉ／Ｏデバイスが出
力する送信要求信号１６　（ＲＴ８）力〈出力され、伝
送モード切替器　　　　　。

号をリセットする。

第６図に、伝送モードの切替器１１の枯成を示す。

上記の伝送モード切替信号１４がＬＩｉｇｈにセットさ
れると、伝送用Ｉ／Ｏデバイスの出力ＴＤ５の状態にか
かわらず、送信データ出力ＴＤｏｕｔ１５をＨｉｇｈに
固定して、伝送用Ｉ／Ｏデバイスの出力ＴＤ５を遮断し
て、スルモードで受信した受信データの下流への通過を
遮断する。伝送モード切替信号１４が送信要求ＲＴＳに
よって、リセットされると、伝送用Ｉ／Ｏデバイスの出
力ＴＤ５がそのまま、送信データ出力ＴＤｏｕｔ１５　
　として下流に伝送される。

［発明の効果〕 本発明によれば、ｎ個（ｎ≧２）の伝送制御用計算機を
伝送用Ｉ／Ｏデバイスを通して、接続したループ伝送シ
ステムにおいて、上記計算機が、１フレームのデータを
ループ伝送路から受信するとき、あらかじめ設定したデ
ータ内容を示すパターンと受信データが一致したとき、
下流への通過を阻止すべきデータを検出する第１の手段
を設け、第１の手段で検出した通過を阻止すべきデータ
に関して、その下流への出力を中断する第２の手段を設
けることにより、ループの回線速度が速く、計算機が、
伝送用Ｉ／Ｏデバイスの伝送モードをスルーモードから
ストアアンドフォワードモードに切替えることができな
い場合に、簡単かつ確実に伝送制御を行なうことができ
る効果がある。

さらに、データの受信準備が完了していない場合におい
ても、データの受信準備が完了していないことを検出す
る第三の手段で、−上記第二の手段を動作させ、データ
の下流への通過を阻ｆすることができる。

【図面の簡単な説明】

第１図は従来のループ式伝送制御装置の構成を示すブロ
ック図、第２図は本発明によるループ式伝送制御装置の
一実施例を示すブロック図、第二３図はループ式伝送制
御装置の伝送データのフォーマット図、第４図はＤＭＡ
コントローラの構成例を示すブロック図、第５図は伝送
モード切替信号発生器の構成を示すブロック図、第６図
は伝送モード切替器の構成を示すブロック図である。 １・・・プロセッサ、２・・・情報伝送用Ｉ／Ｏデバイ
ス、３・・・記憶装置、４・・・受信データ（ＲＤ）、
５・・・送信データ（ＴＤ）、６・・・データバス、７
・・・割込信号、８・・・伝送モード切替信号、９・・
・ＤＭＡ制御装置、／Ｏ・・・伝送モード切替信号発生
器、］、１・・・伝送モード切替器、１２・・・転送要
求信号、１３・・・伝送モード切替信号検出タイミング
信号、１４・・・伝送モード切替信号、１５・・・送信
データ出力信号茅／Ｏ 寥２図 等　３　巴 ネ４図

Claims (1)

1. 【特許請求の範囲】 １、プロセッサ、ＤＭＡ制御装置、記憶装置、データ伝
   送用Ｉ／Ｏデバイスを共通バス上に接続した計算機シス
   テムを伝送用Ｉ／Ｏデバイスの送受信線でループ上ｎ個
   （ｎ≧２）接続して、上記計算機システム相互間のデー
   タの送受信を行なうループ式データ伝送制御方式におい
   て、メッセージが到来したとき、所定の条件で、そのメ
   ッセージの上流から下流への通過を抑制することを特徴
   とするデータ伝送制御方式。 ２、第１項記載のデータ伝送制御方式において、メッセ
   ージが到来したとき、そのメッセージの所定のデータと
   あらかじめ定めたパターンとを比較し、そのメッセージ
   の中の所定のデータがあらかじめ定めたパターンに一致
   したときそのメッセージの上流から下流への通過を抑制
   することを特徴とするデータ伝送制御方式。 ３、第１項記載のデータ伝送制御方式において、メッセ
   ージの受信準備が完了しないうちにメッセージが到来し
   たとき、そのメッセージの上流から下流への通過を抑制
   することを特徴とするデータ伝送制御方式。