JPS6188317A - 情報処理装置 - Google Patents
情報処理装置Info
- Publication number
- JPS6188317A JPS6188317A JP59209355A JP20935584A JPS6188317A JP S6188317 A JPS6188317 A JP S6188317A JP 59209355 A JP59209355 A JP 59209355A JP 20935584 A JP20935584 A JP 20935584A JP S6188317 A JPS6188317 A JP S6188317A
- Authority
- JP
- Japan
- Prior art keywords
- power
- processing
- reset
- request information
- turned
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000010365 information processing Effects 0.000 title 1
- 238000000034 method Methods 0.000 claims description 26
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000006870 function Effects 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔技術分野〕
不発明は、マイクロコンピュータにおいて、電源ＯＮｆ
たはりセットを行う場合、常時電源にバックアップされ
ている０ＭＯ８等の不揮発性メモｌ用いることにより、
容易に両者の完全なる区別がｏＴ能である方法に関する
ものである。
たはりセットを行う場合、常時電源にバックアップされ
ている０ＭＯ８等の不揮発性メモｌ用いることにより、
容易に両者の完全なる区別がｏＴ能である方法に関する
ものである。
〔従来技術ｊ
（ｉ１１４は、マイクロコンピュータにおいて電源ＯＮ
の処理とリセット処理の間には以下のようｉ場付があっ
た。
の処理とリセット処理の間には以下のようｉ場付があっ
た。
１）電ＳＯＮとリセットの区別がなく両方とも′電源Ｏ
Ｎの処理を行うもの。
Ｎの処理を行うもの。
２）電源ＯＮとリセットは区別して異なる処理を行うが
、電源ＯＮの処理中にも、リセット割り込みが入や、電
源ＯＮ処理を中断してリセット処理を始めてしまうもの
。
、電源ＯＮの処理中にも、リセット割り込みが入や、電
源ＯＮ処理を中断してリセット処理を始めてしまうもの
。
なお、ここでいう電＃、ＯＮ処理、リセット処理は以下
のようなものである。
のようなものである。
電源０？ｌ理・・・・・・マイクロプロセッサテスト、
ベースＲＡＭテスト、スタックセ ット、各種Ｂ１０８イニシヤライズ 及びテストタイマーイニシャライ ズ、ＶＲＡＭテスト、ＲＡＭｆス） 制御プログラムの開始、 リセット処理・・・・・・マイクロプロセッサテスト、
ベースＲＡＭテスト、スタックセ ット、各ＪｉＢｉｏＳイニシャライズ 及びテスト制御プログラムの開始 さて、りについては、電源ＯＮとリセットの処理が１判
じため、電源ＯＮ時の処理中に、リセットの割り込みが
入シ、電源ＯＮ処理を中断して、リセット処理をはじめ
ても何の不具合はないが、リセット時にはシステムの初
期化が終了して、制御プログラムが開始される１でに時
間が７０１かりすぎて効率的でないという欠点がある。
ベースＲＡＭテスト、スタックセ ット、各種Ｂ１０８イニシヤライズ 及びテストタイマーイニシャライ ズ、ＶＲＡＭテスト、ＲＡＭｆス） 制御プログラムの開始、 リセット処理・・・・・・マイクロプロセッサテスト、
ベースＲＡＭテスト、スタックセ ット、各ＪｉＢｉｏＳイニシャライズ 及びテスト制御プログラムの開始 さて、りについては、電源ＯＮとリセットの処理が１判
じため、電源ＯＮ時の処理中に、リセットの割り込みが
入シ、電源ＯＮ処理を中断して、リセット処理をはじめ
ても何の不具合はないが、リセット時にはシステムの初
期化が終了して、制御プログラムが開始される１でに時
間が７０１かりすぎて効率的でないという欠点がある。
、２）については、電源ＯＮ処理、リセット処理ともに
正常に働くが、電源ＯＮ処理中に、リセットの割り込み
が入り、電源処理が不完全な１′！中断してリセット処
理をはじめてし１うため、その後の制御プログラムの実
行が完全に行うことができないという欠点がある。（こ
こでいう、リセットの削シ込みは一般にいわれている割
ジ込みと異なり、リセット処理終了後に、割り込みが入
る前の処理全継続することはしない。） 〔目 的〕 不発明の目的は上記の欠点全解決するため、営時几し源
にバックアップさｎ７’ｉ−０ＭＯ８等の不揮発性メ七
す金柑いることにより、゛電源ＯＮとリセットを明確に
区別し、それぞれの処理を成し遂げることにある。（以
下、説明の簡単化のために不揮発性メモリの一例として
ＣＭＯ９ＲＡＭ （ｒ−考え、それを用いて説明する。
正常に働くが、電源ＯＮ処理中に、リセットの割り込み
が入り、電源処理が不完全な１′！中断してリセット処
理をはじめてし１うため、その後の制御プログラムの実
行が完全に行うことができないという欠点がある。（こ
こでいう、リセットの削シ込みは一般にいわれている割
ジ込みと異なり、リセット処理終了後に、割り込みが入
る前の処理全継続することはしない。） 〔目 的〕 不発明の目的は上記の欠点全解決するため、営時几し源
にバックアップさｎ７’ｉ−０ＭＯ８等の不揮発性メ七
す金柑いることにより、゛電源ＯＮとリセットを明確に
区別し、それぞれの処理を成し遂げることにある。（以
下、説明の簡単化のために不揮発性メモリの一例として
ＣＭＯ９ＲＡＭ （ｒ−考え、それを用いて説明する。
）
〔発明の概要〕
不発明は上記の目的を達成するために、マイクロフロセ
ッサ及び、処理？遂行するプログラムを記憶する記憶部
を持つマイクロコンピュータシステムにおいて、常時電
源にバックアップされた０ＭＯ８及びパワー０７７時に
０ＭＯ８に電源ＯＮ処理要請情報をセットする割り込み
ルーチン電源ＯＮ処理終了後に０ＭＯ８の電源０１Ｊ処
理要請情報をクリアする手段を具偏し、電源ＯＮとリセ
ットを区別し、それぞれの処理の完全実行を可能とする
ｃ ｒｊＯＳ ｋ使っての電源ＯＮとリセットの区別方
法である。
ッサ及び、処理？遂行するプログラムを記憶する記憶部
を持つマイクロコンピュータシステムにおいて、常時電
源にバックアップされた０ＭＯ８及びパワー０７７時に
０ＭＯ８に電源ＯＮ処理要請情報をセットする割り込み
ルーチン電源ＯＮ処理終了後に０ＭＯ８の電源０１Ｊ処
理要請情報をクリアする手段を具偏し、電源ＯＮとリセ
ットを区別し、それぞれの処理の完全実行を可能とする
ｃ ｒｊＯＳ ｋ使っての電源ＯＮとリセットの区別方
法である。
以下、不発明の実施例に基づいて説明する。第１図は、
不発明の一実施例の概略ブロック図である。第１図にお
いて１はマイクロプロセッサ（以下、ＶＰＵと略す。）
、２はＲＡＭ等のメインメモリ、３ ’ｄ電源０１Ｊ処
理プログラムやリセット処理プログラムラ゛ざむＩＰＬ
Ｒｏ、ｖ、４はＣＭ Ｏ！Ｊ 。
不発明の一実施例の概略ブロック図である。第１図にお
いて１はマイクロプロセッサ（以下、ＶＰＵと略す。）
、２はＲＡＭ等のメインメモリ、３ ’ｄ電源０１Ｊ処
理プログラムやリセット処理プログラムラ゛ざむＩＰＬ
Ｒｏ、ｖ、４はＣＭ Ｏ！Ｊ 。
５は常時ＣＭ ＯＳをバンクアップする電源、６はリセ
ット信号線、７はパワーダウン信号線、８はデータバス
である。
ット信号線、７はパワーダウン信号線、８はデータバス
である。
次に第１図■冥施例の動作全第２図及び第５図のフロー
チャートに基づいて説明する。
チャートに基づいて説明する。
ＭＰＵＩの稼動時に電源（図示せず９全ＯＦＦする２（
第２図の＜１〉）と、パワーダウン信号線７によシパワ
ーダウンの割り込みが発生する。すると第２図のフロー
チャートに示される動作が始する。すなわち、電源０Ｆ
ＦＩｆｔの割９込みルーチンが起動さ；ｆＬ（＜２＞）
、次に０ＭＯ８４に電源ＯＮ処理要請情報がセットさ
れる（＜３＞）。
第２図の＜１〉）と、パワーダウン信号線７によシパワ
ーダウンの割り込みが発生する。すると第２図のフロー
チャートに示される動作が始する。すなわち、電源０Ｆ
ＦＩｆｔの割９込みルーチンが起動さ；ｆＬ（＜２＞）
、次に０ＭＯ８４に電源ＯＮ処理要請情報がセットさ
れる（＜３＞）。
又、リセットボタン（図示せず）を押した時は、リセッ
ト信号線６によシ、リセット割り込みが生じる。しかし
、この時には、ＣＭＯＢ４に電源ＯＮ処理要請情報のセ
ットは行なわれない。そして、この後、処理は第３図の
フローチャート〈１２〉へ絖〈。
ト信号線６によシ、リセット割り込みが生じる。しかし
、この時には、ＣＭＯＢ４に電源ＯＮ処理要請情報のセ
ットは行なわれない。そして、この後、処理は第３図の
フローチャート〈１２〉へ絖〈。
さて、゛電源がＯＮされるか、リセットボタン亡押され
るかすると第５図の処理く１２ン、すなわちシステムの
初期化ルーチンが起動きれる。このシステム初期化ルー
チンは、工ＰＬＲＯＭ３中に格納されているものである
。このシステム初期化ルーチンは電源ＯＮの時でもリセ
ットの時でも同じ位置から走シ出すが、途中でＣＭＯｉ
９４内の電源ＯＮ処理要請情報をチェックしく＜１３＞
）、 電のＯＮ処理要請情報がセットされている時に
は篭源ＯＮ４．用処理ｔし、そうでない時にはリセット
４用処理をする（＜１４＞）。そして、電源ＯＮ専用処
理が完了した後は、Ｃ！ＭＯ８Ａ内の電源ＯＮ処理専用
情報をクリアする（＜１５＞）。
るかすると第５図の処理く１２ン、すなわちシステムの
初期化ルーチンが起動きれる。このシステム初期化ルー
チンは、工ＰＬＲＯＭ３中に格納されているものである
。このシステム初期化ルーチンは電源ＯＮの時でもリセ
ットの時でも同じ位置から走シ出すが、途中でＣＭＯｉ
９４内の電源ＯＮ処理要請情報をチェックしく＜１３＞
）、 電のＯＮ処理要請情報がセットされている時に
は篭源ＯＮ４．用処理ｔし、そうでない時にはリセット
４用処理をする（＜１４＞）。そして、電源ＯＮ専用処
理が完了した後は、Ｃ！ＭＯ８Ａ内の電源ＯＮ処理専用
情報をクリアする（＜１５＞）。
そして、く１５〉の処理又は、リセット処理＜１４〉が
終わると、システム初期化ルーチンは終了しく＜１６＞
）、 その後、工ＰＬＲＯＭ３に格納されている制御
プログラムが走り出す。
終わると、システム初期化ルーチンは終了しく＜１６＞
）、 その後、工ＰＬＲＯＭ３に格納されている制御
プログラムが走り出す。
以上のことかられかるように、たとえＩＭ、源ＯＮ処理
中にリセットの割シ込みがかかつても、ＣＭＯＳ４内に
電源ＯＮ処理要謂情報がセットされているので第３囚の
フローチャートのく１３〉の過程で処理は常に左へ１か
り、常に電源ＯＮ処理が開始され、電源ＯＮ処理が完了
して、０ＭＯ８４内の電源ＯＮ処理要請情報がクリアさ
れる１でこのルーフ゛は絖く。このため、０ＭＯ８４内
にある電源ＯＮ処理要請情報により電源ＯＮ処理とリセ
ット処理は区別され完全に成し遂げられることになる。
中にリセットの割シ込みがかかつても、ＣＭＯＳ４内に
電源ＯＮ処理要謂情報がセットされているので第３囚の
フローチャートのく１３〉の過程で処理は常に左へ１か
り、常に電源ＯＮ処理が開始され、電源ＯＮ処理が完了
して、０ＭＯ８４内の電源ＯＮ処理要請情報がクリアさ
れる１でこのルーフ゛は絖く。このため、０ＭＯ８４内
にある電源ＯＮ処理要請情報により電源ＯＮ処理とリセ
ット処理は区別され完全に成し遂げられることになる。
又、第１図には明示的には示されていないが、パ’７−
ＯＦ ＦＱＫＣＭ ＯＳ ４に電源ＯＮ処理９ｃ Ｍ
情報をセットする割り込みルーチン及び、電源ＯＮの処
理終了後にＱＭＯ８の電源ＯＮ処理９詩情報をクリアす
る手段は、例えばプログラムとして第１図のＩＰＬＲＯ
Ｍ３に格納されている。
ＯＦ ＦＱＫＣＭ ＯＳ ４に電源ＯＮ処理９ｃ Ｍ
情報をセットする割り込みルーチン及び、電源ＯＮの処
理終了後にＱＭＯ８の電源ＯＮ処理９詩情報をクリアす
る手段は、例えばプログラムとして第１図のＩＰＬＲＯ
Ｍ３に格納されている。
以上詳細に説明した如く、本発明によればマイクロコン
ピュータの電源ＯＮＱの処理全リセットの処理と完全に
区別することができ、電源ＯＮ詩の処理の中断によるシ
ステム初期化の不徹底から生スるマイクロコンピュータ
の不具合な動作を予防する効果がある。
ピュータの電源ＯＮＱの処理全リセットの処理と完全に
区別することができ、電源ＯＮ詩の処理の中断によるシ
ステム初期化の不徹底から生スるマイクロコンピュータ
の不具合な動作を予防する効果がある。
第１図は、本発明の一実施例の概略を示すブロック図で
ある。第２図、第３図に、第１図の実施例の動作を示す
フローチャートでめる。
ある。第２図、第３図に、第１図の実施例の動作を示す
フローチャートでめる。
Claims (1)
- マイクロプロセッサ及び処理を遂行するプログラムを記
憶する記憶部を持つマイクロコンピュータシステムにお
いて常時電源にバックアップされた不揮発性メモリと、
パワーＯＦＦ時に前記不揮発性メモリに電源ＯＮ処理要
請情報をセットする割り込みルーチン、及び電源ＯＮの
処理終了後に前記不揮発性メモリの前記電源ＯＮ処理要
請情報をクリアする手段を具備し、次回の電源ＯＮ時に
この不揮発性メモリの情報を取り出すことにより、シス
テムの初期化時に、電源ＯＮ処理とリセット処理の判別
、遂行が可能であることを特徴とする電源ＯＮとリセッ
トの区別方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59209355A JPH0640293B2 (ja) | 1984-10-05 | 1984-10-05 | 情報処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59209355A JPH0640293B2 (ja) | 1984-10-05 | 1984-10-05 | 情報処理装置 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7124283A Division JPH08110824A (ja) | 1995-04-24 | 1995-04-24 | 情報処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6188317A true JPS6188317A (ja) | 1986-05-06 |
| JPH0640293B2 JPH0640293B2 (ja) | 1994-05-25 |
Family
ID=16571569
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59209355A Expired - Lifetime JPH0640293B2 (ja) | 1984-10-05 | 1984-10-05 | 情報処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0640293B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0629506U (ja) * | 1992-09-25 | 1994-04-19 | 達雄 竹田 | Ｏ−リングテスター |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54148342A (en) * | 1978-05-15 | 1979-11-20 | Fujitsu Ltd | Reset control system for terminal unit in information process system |
| JPS5530757A (en) * | 1978-08-24 | 1980-03-04 | Casio Comput Co Ltd | Small size electronic calculator |
| JPS5886619A (ja) * | 1981-11-18 | 1983-05-24 | Sharp Corp | 電子式計算機 |
-
1984
- 1984-10-05 JP JP59209355A patent/JPH0640293B2/ja not_active Expired - Lifetime
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54148342A (en) * | 1978-05-15 | 1979-11-20 | Fujitsu Ltd | Reset control system for terminal unit in information process system |
| JPS5530757A (en) * | 1978-08-24 | 1980-03-04 | Casio Comput Co Ltd | Small size electronic calculator |
| JPS5886619A (ja) * | 1981-11-18 | 1983-05-24 | Sharp Corp | 電子式計算機 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0629506U (ja) * | 1992-09-25 | 1994-04-19 | 達雄 竹田 | Ｏ−リングテスター |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0640293B2 (ja) | 1994-05-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE68929536T2 (de) | Vorrichtung und Verfahren zur Gewährleistung der Kontinuität des Betriebs in einem System | |
| CN110083404B (zh) | 人机界面设备的数据处理方法及系统和人机界面设备 | |
| US5551008A (en) | Method and system for resuming data processing in computer | |
| JPH0527880A (ja) | システムリスタート装置 | |
| JPH03171310A (ja) | パーソナルコンピュータ | |
| KR20020007090A (ko) | 컴퓨터 및 그 부팅 복구 방법 | |
| JPS6188317A (ja) | 情報処理装置 | |
| JP3194900B2 (ja) | ハードディスクドライブを有するコンピュータのメモリ管理方法 | |
| JPS58175198A (ja) | デ−タ処理装置 | |
| JP3317361B2 (ja) | メモリのバッテリバックアップ制御方式 | |
| JPS63116253A (ja) | バツクアツプされたｒａｍの保護方式 | |
| KR910010317A (ko) | Cpu의 동작모드를 체크하면서 리쥼처리를 하는 리쥼제어 시스템 및 방법 | |
| JPS5911453A (ja) | 非同期バツクアウト方式 | |
| JPH02139614A (ja) | Ａｃ駆動型パーソナルコンピュータ | |
| JPH0619808A (ja) | 情報処理装置 | |
| JPS62284440A (ja) | 端末装置のソフトウエア資源保守方式 | |
| JPS63143619A (ja) | ホツトスタ−トとコ−ルドスタ−トの自動判別装置 | |
| TW409211B (en) | Method for protecting computer system data safety | |
| JPS6250938A (ja) | 主記憶常駐化デ−タベ−ス復旧方式 | |
| CN115951941A (zh) | 一种基于安卓系统一键还原方法、系统、终端及存储介质 | |
| JPH05233474A (ja) | 記憶内容保護方式 | |
| JPS62211737A (ja) | エラ−リカバリ方式 | |
| CN115269273A (zh) | 一种控制器的软件备份方法、装置、电子设备及存储介质 | |
| JPH05257557A (ja) | システム自動立上げ方式 | |
| JPS58168121A (ja) | 停電復電処理方式 |