JPS6180819A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS6180819A JPS6180819A JP20319384A JP20319384A JPS6180819A JP S6180819 A JPS6180819 A JP S6180819A JP 20319384 A JP20319384 A JP 20319384A JP 20319384 A JP20319384 A JP 20319384A JP S6180819 A JPS6180819 A JP S6180819A
- Authority
- JP
- Japan
- Prior art keywords
- window hole
- wiring material
- material layer
- wiring
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
この発明は半導体装置の製造方法に関し、より詳しくは
半導体集積回路装置(以下ICという)の配aFWを形
成す全場合に利用される。
半導体集積回路装置(以下ICという)の配aFWを形
成す全場合に利用される。
従来の技術
半導体装置を製造する場合、半導体基板に酸化膜等の絶
縁膜を形成し、この絶縁膜に窓孔を形設してから、アル
ミニウムや多結晶シリコン等の配線材料を被着して、こ
の配線材料層をパターニングする工程がある。
縁膜を形成し、この絶縁膜に窓孔を形設してから、アル
ミニウムや多結晶シリコン等の配線材料を被着して、こ
の配線材料層をパターニングする工程がある。
発明が解決しようとする間顧点
ところで、上記工程において、絶縁膜に窓孔をあけた場
合、絶縁膜の窓孔部の段差によって、配線材料層が段切
れを起こすことがあった。
合、絶縁膜の窓孔部の段差によって、配線材料層が段切
れを起こすことがあった。
@2図は上記段切れ現象について説明するための要部拡
大断面図で、1はシリコン等の半導体基板、2は半導体
基板1上に形成、された酸化シリコン、窒化シリコン等
の絶縁膜、3は絶縁膜2に形成された窓孔、4は絶縁膜
2上および窓孔3に形成されたアルミニウム、多結晶シ
リコン等の配線材料層である。こ\で、絶縁膜2の厚さ
t(Cよる窓孔3の内外で段差が生じ、この段差によっ
て窓孔3の肩部の配線材料層4′が薄くなり、甚しい場
合は切断状態となっていわゆる°段切れ′を生じる。仮
に、配線材料層4の形成直後ではかろうじて連続してい
了も、後の配線材料層4のバターニングの際に、連続部
が切断されて段切れ″に到る場合もある。
大断面図で、1はシリコン等の半導体基板、2は半導体
基板1上に形成、された酸化シリコン、窒化シリコン等
の絶縁膜、3は絶縁膜2に形成された窓孔、4は絶縁膜
2上および窓孔3に形成されたアルミニウム、多結晶シ
リコン等の配線材料層である。こ\で、絶縁膜2の厚さ
t(Cよる窓孔3の内外で段差が生じ、この段差によっ
て窓孔3の肩部の配線材料層4′が薄くなり、甚しい場
合は切断状態となっていわゆる°段切れ′を生じる。仮
に、配線材料層4の形成直後ではかろうじて連続してい
了も、後の配線材料層4のバターニングの際に、連続部
が切断されて段切れ″に到る場合もある。
このような°°段切れ″を解決フる一つの方法は、第3
図に示すように、半導体基板1上に所定の大きさの窓孔
3aをする絶縁膜2aと、この絶縁膜2ak、に、@配
意孔3aより人きい窓孔3bを有する絶縁@zbを形成
して、配線材料N4を形成するものである。しかし、こ
の方法V′i酸化酸化膜形成オフオドレジスト膜形成光
一現像一エッチングの一連の工程を2回実施する必要が
あり煩雑である。
図に示すように、半導体基板1上に所定の大きさの窓孔
3aをする絶縁膜2aと、この絶縁膜2ak、に、@配
意孔3aより人きい窓孔3bを有する絶縁@zbを形成
して、配線材料N4を形成するものである。しかし、こ
の方法V′i酸化酸化膜形成オフオドレジスト膜形成光
一現像一エッチングの一連の工程を2回実施する必要が
あり煩雑である。
他の方法Q1、第4図に示すように、絶縁膜2の表層部
を下層よりもエツチングレートを大すくシて、窓孔3の
壁面をテーパ状にするものである。
を下層よりもエツチングレートを大すくシて、窓孔3の
壁面をテーパ状にするものである。
この方法は、上記一連の工程を一回だけ実施すればよい
が、絶縁膜2の表層部のエツチングレートを下層よりも
大さくすることが必要で、イオン注入装置等特別の高価
な設備が必要であった。
が、絶縁膜2の表層部のエツチングレートを下層よりも
大さくすることが必要で、イオン注入装置等特別の高価
な設備が必要であった。
問題点を解決するための手段
この発明は、半導体基板あ表面に絶縁1模を形成し、こ
の絶縁膜に窓孔を形成、する工程と、[)η記窓孔を含
む全面に配線材料層を形膚フる工程と、前1記配線材料
層を異方性ドライエツチングする工程と、再び配線材料
層を形成する工程とを含むことを特徴とするものである
。
の絶縁膜に窓孔を形成、する工程と、[)η記窓孔を含
む全面に配線材料層を形膚フる工程と、前1記配線材料
層を異方性ドライエツチングする工程と、再び配線材料
層を形成する工程とを含むことを特徴とするものである
。
作用
上記の手段によれば、配線材料層の異方性ドライエツチ
ング工程において、配線材料層のエツチングが主として
その厚さ方向にのみ進行するので、窓孔の周囲隅部の配
線材料が残存し、その上から再び配線材料層を形成する
ことによって、窓孔の肩部における配線材料層の段切れ
″を防止できる。
ング工程において、配線材料層のエツチングが主として
その厚さ方向にのみ進行するので、窓孔の周囲隅部の配
線材料が残存し、その上から再び配線材料層を形成する
ことによって、窓孔の肩部における配線材料層の段切れ
″を防止できる。
実施例
以1・00′明0−実施71”法′9°゛−rMW’t
。
。
参照して説明する。
第1図(A)〜(旬に各段階における要部拡大断面図を
示す。まず、平導体基板l上に絶縁@2を形成し、周知
の7オトリソグラフイ技術により窓孔3を形成する(A
)。次に、窓孔3を含む全面國配線材料層4aを形成す
る。このとき、窓孔3の肩部の配線材料層4a’は薄く
なり、甚しい場合は°段切れパを起こしている。しかし
、窓孔3の周辺隅部は吹きだまり様の現象VCよって窓
孔3の中心部あるいは絶縁膜2上よりも厚く形成されて
いる(B)。
示す。まず、平導体基板l上に絶縁@2を形成し、周知
の7オトリソグラフイ技術により窓孔3を形成する(A
)。次に、窓孔3を含む全面國配線材料層4aを形成す
る。このとき、窓孔3の肩部の配線材料層4a’は薄く
なり、甚しい場合は°段切れパを起こしている。しかし
、窓孔3の周辺隅部は吹きだまり様の現象VCよって窓
孔3の中心部あるいは絶縁膜2上よりも厚く形成されて
いる(B)。
こののち、平行平板型ドライエツチング装置を用いて、
配線材料層4aをエツチングする。すると、前述のよう
に、窓孔3の周辺隅部の配線材料層4aが残余部よりも
厚いので、残余部の配線材料層4aが完全にエソチノグ
除去された段階では、窓孔3の周辺隅部に一部の配線材
料4a“が残存している(C)。このため、その上から
再び配線材料層4bを形成すると、窓孔3の肩部では、
前記残存している配線材F+4 a″′上に配線材料層
4bが積み重ねられて形成されるので、絶縁膜2上の配
線材料層4bが従来の配線材料Efi 4と同一の厚式
であっても、窓孔3の肩部で配線材料層に°′段切れ°
“は生じない0 なお、異方性エソチングエ稈を実施しないで、配線材料
層4を厚く形成した場合も、窓孔3の肩部における配線
材料層4の段切れ°゛を起ざないが、この場合は、絶縁
膜2上の配線材料層がある箇所々ない箇所との段差が大
さくなり、配線材料層上に第2の絶縁膜を形成して、こ
の絶縁@に室孔を形成して、第2の配線材料層を形成す
る場合、第2の絶縁層を厚くしなければならず、したが
って今度は第2の配線材料層の段切れ″が生じゃすぐな
る。
配線材料層4aをエツチングする。すると、前述のよう
に、窓孔3の周辺隅部の配線材料層4aが残余部よりも
厚いので、残余部の配線材料層4aが完全にエソチノグ
除去された段階では、窓孔3の周辺隅部に一部の配線材
料4a“が残存している(C)。このため、その上から
再び配線材料層4bを形成すると、窓孔3の肩部では、
前記残存している配線材F+4 a″′上に配線材料層
4bが積み重ねられて形成されるので、絶縁膜2上の配
線材料層4bが従来の配線材料Efi 4と同一の厚式
であっても、窓孔3の肩部で配線材料層に°′段切れ°
“は生じない0 なお、異方性エソチングエ稈を実施しないで、配線材料
層4を厚く形成した場合も、窓孔3の肩部における配線
材料層4の段切れ°゛を起ざないが、この場合は、絶縁
膜2上の配線材料層がある箇所々ない箇所との段差が大
さくなり、配線材料層上に第2の絶縁膜を形成して、こ
の絶縁@に室孔を形成して、第2の配線材料層を形成す
る場合、第2の絶縁層を厚くしなければならず、したが
って今度は第2の配線材料層の段切れ″が生じゃすぐな
る。
この発明は第2の配線材4′4層により上部配線を形成
する場合にも実施することができる。
する場合にも実施することができる。
なお、異方性エッチングエ稈では、絶縁膜上の配線材料
層を必ずしも完全に除去する必要はなく、若干残すよう
にしてもよい。
層を必ずしも完全に除去する必要はなく、若干残すよう
にしてもよい。
発明の効果
この発明によれば、いったん形成した配線材料層に異方
性エツチングを旅こすこと&もよって、2度目に形成す
る配線材料層の°°段切れ°′をなくブことができる。
性エツチングを旅こすこと&もよって、2度目に形成す
る配線材料層の°°段切れ°′をなくブことができる。
第1図(A)〜(D)はこの発明の一実施例方法の各段
’R+における要部拡大断面図である。 第2図ないし第4因は従来の異なる製造方法について説
明するための要部拡大断面図である。 l・・・・半導体基板、 2・−絶縁層。 3・・・・・窓孔、 4a、4b・・・配線材料層、 4a’・・窓孔の周辺隅部に残存した配線材料。 箪 1 図
’R+における要部拡大断面図である。 第2図ないし第4因は従来の異なる製造方法について説
明するための要部拡大断面図である。 l・・・・半導体基板、 2・−絶縁層。 3・・・・・窓孔、 4a、4b・・・配線材料層、 4a’・・窓孔の周辺隅部に残存した配線材料。 箪 1 図
Claims (1)
- 【特許請求の範囲】 半導体基板に絶縁膜を形成し、この絶縁膜に窓孔を形
成する工程と、 前記窓孔を含む全面に配線材料層を形成する工程と、 前記配線材料層を異方性ドライエッチングする工程と、 再び配線材料層を形成する工程とを含む半導体装置の製
造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP20319384A JPS6180819A (ja) | 1984-09-27 | 1984-09-27 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP20319384A JPS6180819A (ja) | 1984-09-27 | 1984-09-27 | 半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6180819A true JPS6180819A (ja) | 1986-04-24 |
Family
ID=16470003
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP20319384A Pending JPS6180819A (ja) | 1984-09-27 | 1984-09-27 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6180819A (ja) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5893255A (ja) * | 1981-11-30 | 1983-06-02 | Toshiba Corp | 半導体装置の製造方法 |
JPS5999718A (ja) * | 1982-11-30 | 1984-06-08 | Toshiba Corp | 半導体装置 |
-
1984
- 1984-09-27 JP JP20319384A patent/JPS6180819A/ja active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5893255A (ja) * | 1981-11-30 | 1983-06-02 | Toshiba Corp | 半導体装置の製造方法 |
JPS5999718A (ja) * | 1982-11-30 | 1984-06-08 | Toshiba Corp | 半導体装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH0135495B2 (ja) | ||
US5384281A (en) | Non-conformal and oxidizable etch stops for submicron features | |
JPH1117005A (ja) | 半導体装置及びその製造方法 | |
JPH0697297A (ja) | コンタクトを有する半導体素子及びその製造方法 | |
JP2757919B2 (ja) | 半導体装置の製造方法 | |
JP3001212B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JPS6180819A (ja) | 半導体装置の製造方法 | |
JPS60140818A (ja) | 半導体装置の製造方法 | |
JPS6255700B2 (ja) | ||
JPH11214512A (ja) | 半導体装置の製造方法 | |
JPH1012868A (ja) | 半導体装置及びその製造方法 | |
JPH07122518A (ja) | コンタクト電極の形成方法 | |
JPS60236244A (ja) | 半導体装置の製造方法 | |
KR0155787B1 (ko) | 반도체 메모리장치의 매몰접촉창 형성방법 | |
JPS63107141A (ja) | 半導体装置の製造方法 | |
JPS6149439A (ja) | 半導体装置の製造方法 | |
JPH06124944A (ja) | 半導体装置 | |
JPH04109654A (ja) | 半導体装置及びその製造方法 | |
JPH02134818A (ja) | 配線構造体の形成法 | |
JPS6022342A (ja) | 半導体集積回路装置の製造方法 | |
JPS63257244A (ja) | 半導体装置およびその製造方法 | |
JPH05267205A (ja) | 半導体装置の製造方法 | |
JPS59175124A (ja) | 半導体装置の製造方法 | |
JPS6362352A (ja) | 半導体装置の製造方法 | |
JPS58155A (ja) | 半導体装置の製造方法 |